考虑峰值温度和TSV数目的三维集成电路芯片的布图规划方法研究

三维集成电路相对于传统的集成电路可以持续并较好地实现高密度和多功能,可以使电路中的一些信号互连缩短,并加快信号的传输速度。三维芯片层间的互连是通过硅通孔来实现的,所采用的垂直堆叠方式会使芯片的功耗密度增加,从而使得发热量急剧增长。本文针对三维电路芯片的工作温度、TSV数目、互连线长度以及芯片面积等因素,研究了一种协同考虑芯片峰值温度和TSV数目的三维芯片布图算法,可以使所设计的三维电路芯片不仅它的峰值温度符合设计规范的要求,而且所使用的TSV数目较少。

基于TSV的3D IC层次化物理实现技术

随着集成电路特征尺寸逼近物理极限,硅通孔(TSV)实现层间互连的三维集成电路(3D IC)成为延续摩尔定律的一种趋势.但现有集成电路设计工具、工艺库、设计方法尚不成熟,难以实现三维集成中超大尺寸基板芯片的时序收敛问题.为此,本文提出了一种利用现有传统的EDA工具完成基于TSV的3D IC物理设计的流程.首先,用热应力模型将三维硅通孔投影成二维阻挡层,从而将三维集成电路设计转化成若干含阻挡层的二维集成电路分别实现;其次,针对超大尺寸基板芯片的时序收敛困难问题,提出了一种标准单元布局方法,通过在版图中划定若干固定放置区用于限定关键时序单元的摆放,并迭代确定这些关键单元在固定放置区中的位置,实现大尺寸芯片的时序收敛.基于所提出的三维集成电路设计流程完成了一款三维集成的网络路由芯片基板芯片的设计,结果表明,相比传统的设计流程,提出的3D IC物理设计流程可使超大尺寸基板芯片从时序无法收敛优化到可收敛并满足时序要求,验证了所提出的3D IC物理设计流程的可行性.

三维功率MOSFET器件的热可靠性设计

基于三维集成技术的功率MOSFET器件,在发热量大和散热难的双重压力下,热可靠性设计凸显得尤为重要。文中采用硅通孔散热方式,在三维功率器件内嵌入大量的散热硅通孔,以降低芯片内热阻,疏导功率器件产生的热量,保证器件有源区结温低于极限安全结温,可有效提高芯片的热可靠性。以100V,60A的功率VDMOS器件为研究对象,以提高芯片的热可靠性为目的,合理设计和充分优化了三维功率MOSFET器件的版图和散热硅通孔的布局。基于多物理场分析软件开展了大量的热可靠性仿真分析工作,并流片验证了设计的正确性。