期刊文献+
共找到310篇文章
< 1 2 16 >
每页显示 20 50 100
基于TSV技术的硅基高压电容器
1
作者 杨志 董春晖 +4 位作者 王敏 王敬轩 商庆杰 付兴中 张力江 《电子工艺技术》 2024年第5期36-38,共3页
以微机电系统(MEMS)工艺设计并制作了一种基于TSV技术的高压电容器。给出了电容器的结构形式,理论分析计算了电容器的容值参数,设计得到了容值为2 nF,芯片尺寸为2 mm×2 mm×0.3 mm的硅基电容器。提出一套MEMS工艺的硅基电容器... 以微机电系统(MEMS)工艺设计并制作了一种基于TSV技术的高压电容器。给出了电容器的结构形式,理论分析计算了电容器的容值参数,设计得到了容值为2 nF,芯片尺寸为2 mm×2 mm×0.3 mm的硅基电容器。提出一套MEMS工艺的硅基电容器的制作流程,实现了电容器的工艺制作及测试。测试结果表明,获得的高压电容器的容值与设计值基本一致,击穿电压可以达到280 V。硅基高压电容器具有电容密度高、一致性好、易生产的特点,适合高压电子系统的应用发展需求。 展开更多
关键词 微电子机械系统 硅基电容器 高压 tsv
下载PDF
基于温度传感阵列的TSV内部缺陷检测技术研究
2
作者 聂磊 于晨睿 +1 位作者 张鸣 骆仁星 《电子测量技术》 北大核心 2024年第8期1-7,共7页
在TSV三维集成领域,由于TSV内部缺陷的微小化和检测的不可接触性,寻找一个无损、灵敏且高效的内部缺陷检测方法尤为重要。针对这一挑战,提出了一种基于温度传感阵列的TSV内部缺陷检测方法。内部缺陷对TSV三维封装芯片的外部温度分布产... 在TSV三维集成领域,由于TSV内部缺陷的微小化和检测的不可接触性,寻找一个无损、灵敏且高效的内部缺陷检测方法尤为重要。针对这一挑战,提出了一种基于温度传感阵列的TSV内部缺陷检测方法。内部缺陷对TSV三维封装芯片的外部温度分布产生了影响,这些温度分布呈现出有规律的变化,每一种缺陷类型都会导致外部温度分布产生不同的偏差。利用温度传感阵列测量这些分布变化对缺陷进行有效的识别与分类。根据工作状态下的芯片产生的热信号以揭示其内部的缺陷信息,设计了基于温度传感阵列的检测系统。通过理论分析与仿真模拟,构建了模拟芯片工作状态下的温度分布和热变化的模型。实验中,以芯片样品的样本制备和测试平台搭建为基础,同时利用分类识别模型成功实现了对内部缺陷的有效分类,准确率高达99.17%。这种检测方法为高密度和微型化芯片的可靠性分析和故障诊断提供了一个经济高效的新途径。 展开更多
关键词 硅通孔 内部缺陷 传感阵列 检测技术 LSTM
下载PDF
基于两步刻蚀工艺的锥形TSV制备方法
3
作者 田苗 刘民 +3 位作者 林子涵 付学成 程秀兰 吴林晟 《半导体技术》 CAS 北大核心 2024年第4期316-322,共7页
以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。... 以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。在相对易于实现的刻蚀条件下制备了锥形TSV,并通过增加第二步刻蚀来改善锥形TSV形貌。成功制备了直径为10~40μm、孔口为喇叭形的锥形TSV。通过溅射膜层和铜电镀填充,成功实现了直径为15μm、深度为60μm的锥形TSV的连续膜层沉积和完全填充,验证了两步刻蚀工艺的可行性和锥形TSV在提高膜层质量和填充效果方面的优势。为未来高密度封装领域提供了一种新的TSV制备工艺,在降低成本的同时提高了2.5D/3D封装技术的性能。 展开更多
关键词 硅通孔(tsv) 锥形 种子层 电镀填充 薄膜沉积
下载PDF
基于倾斜旋转方法磁控溅射制备TSV阻挡层
4
作者 申菊 卢林红 +4 位作者 杜承钢 冉景杨 闵睿 杨发顺 马奎 《半导体技术》 CAS 北大核心 2024年第8期726-731,共6页
硅通孔(TSV)是实现三维集成的关键技术,在TSV侧壁制备连续和均匀的阻挡层至关重要。提出了一种磁控溅射制备TSV侧壁阻挡层的方法,将溅射基台倾斜一定角度并水平匀速旋转,使溅射离子的掉落方向与TSV侧壁不平行,靶材离子更容易溅射沉积在... 硅通孔(TSV)是实现三维集成的关键技术,在TSV侧壁制备连续和均匀的阻挡层至关重要。提出了一种磁控溅射制备TSV侧壁阻挡层的方法,将溅射基台倾斜一定角度并水平匀速旋转,使溅射离子的掉落方向与TSV侧壁不平行,靶材离子更容易溅射沉积在TSV侧壁,使得TSV侧壁都能被溅射到,更有利于制备连续和均匀的阻挡层。使用Ti靶进行直流磁控溅射,优化溅射电流和溅射气压,通过扫描电子显微镜(SEM)对TSV侧壁阻挡层的形貌进行表征分析。随着溅射电流和溅射气压的增大,阻挡层的厚度会增加,但是溅射气压的增大使得溅射钛晶粒变得细长,从而导致阻挡层的均匀性和致密性变差。 展开更多
关键词 硅通孔(tsv) 阻挡层 磁控溅射 溅射电流 溅射气压
下载PDF
基于质量保证前移的TSV硅转接板检验评价方法
5
作者 刘莹莹 刘沛 +2 位作者 付琬月 付予 张立康 《集成电路与嵌入式系统》 2024年第7期19-24,共6页
TSV作为目前公认最先进的新型高密度封装工艺之一,其结构工艺极为复杂,当前国内鲜有大规模应用及工程适用的质量与可靠性评价方法,相关统一标准尚未完全建立。本文以目前相对成熟并已形成行业共识的2.5D封装中TSV硅转接板为对象,结合其... TSV作为目前公认最先进的新型高密度封装工艺之一,其结构工艺极为复杂,当前国内鲜有大规模应用及工程适用的质量与可靠性评价方法,相关统一标准尚未完全建立。本文以目前相对成熟并已形成行业共识的2.5D封装中TSV硅转接板为对象,结合其工艺结构特点以及实际产品生产试验的一线数据,研究提出了基于保证前移TSV硅转接板质量检验及可靠性评价方法,为TSV工艺产品的工艺质量监控、检验评价、可靠性保证及相关标准规范制定提供了一套成熟的解决方案。 展开更多
关键词 tsv 硅转接板 质量检验 可靠性评价 2.5D封装
下载PDF
退火对TSV电镀铜膜层性能影响研究
6
作者 于仙仙 蒋闯 张翠翠 《电镀与精饰》 CAS 北大核心 2024年第10期42-49,共8页
针对硅通孔(TSV)高深宽比微孔电镀填铜后结晶细小,后续制程经历高温过程可能导致晶界间缺陷的问题,对TSV电镀铜膜层退火后性能变化进行了研究。考察了退火温度和升温速率等退火条件对晶粒晶面取向、晶粒大小、晶界间空洞以及杂质含量等... 针对硅通孔(TSV)高深宽比微孔电镀填铜后结晶细小,后续制程经历高温过程可能导致晶界间缺陷的问题,对TSV电镀铜膜层退火后性能变化进行了研究。考察了退火温度和升温速率等退火条件对晶粒晶面取向、晶粒大小、晶界间空洞以及杂质含量等膜层性能的影响,确定了较优的退火工艺参数为升温速率10/min℃,400℃下保温2 h。结果表明:此较优的高温退火条件下,XRD显示主晶面择优取向为Cu(111);SIMS分析电镀铜膜层总杂质含量小于100 mg·kg^(–1);EBSD结果显示电镀铜平均粒径1.9μm,晶粒长大较充分,满足工业化应用需求,希望对工业化应用提供参考。 展开更多
关键词 硅通孔 电镀铜 添加剂 退火 缺陷 化学机械抛光 可靠性
下载PDF
基于TSV技术的Ka频段硅基天线设计
7
作者 贺鹏超 陈建忠 +2 位作者 王逸琳 边明明 张珂 《火控雷达技术》 2024年第2期84-89,共6页
TSV(Through-Silicon Via硅通孔)技术是现代集成电路设计的新型工艺。基于此工艺,针对射频通信系统小型化、高集成度的要求分别设计了工作于Ka频段的硅基多端口天线和单端口集成天线。整体结构采用CPW(Co-Planar Waveguide共面波导)和TS... TSV(Through-Silicon Via硅通孔)技术是现代集成电路设计的新型工艺。基于此工艺,针对射频通信系统小型化、高集成度的要求分别设计了工作于Ka频段的硅基多端口天线和单端口集成天线。整体结构采用CPW(Co-Planar Waveguide共面波导)和TSV结合的方式实现了对天线的馈电。在此基础上,分别设计了中心频率为35GHz的2X2四端口天线阵和中心频率为35.5GHz的单端口集成天线。仿真结果表明,天线阵列的相对带宽分别为2.88%和6.56%,增益约为4.57dBi和4.06dBi。 展开更多
关键词 tsv工艺 硅基天线 KA频段
下载PDF
含丙二醇的复合有机抑制剂应用于TSV镀铜工艺的研究
8
作者 史筱超 于仙仙 王溯 《电镀与涂饰》 CAS 北大核心 2024年第1期43-49,共7页
[目的]硅通孔(TSV)电镀铜填充一般采用PEG(聚乙二醇)类有机化合物抑制剂,但往往存在电镀时间长、易产生空洞、面铜较厚、退火后晶界间缺陷多等问题。[方法]开发了一种新型含丙二醇的复合有机抑制剂,研究了采用它时的TSV填充模式,退火后... [目的]硅通孔(TSV)电镀铜填充一般采用PEG(聚乙二醇)类有机化合物抑制剂,但往往存在电镀时间长、易产生空洞、面铜较厚、退火后晶界间缺陷多等问题。[方法]开发了一种新型含丙二醇的复合有机抑制剂,研究了采用它时的TSV填充模式,退火后孔内镀层的结晶状态,以及镀层的杂质含量。[结果]该抑制剂对TSV的填充效果明显优于传统抑制剂,与小分子含硫化合物加速剂复配使用时可实现“自下而上”的均匀填充,且面铜平整,无微孔、气泡等缺陷存在。[结论]该复合有机抑制剂具有很好的工业化应用潜力。 展开更多
关键词 硅通孔 电镀铜 丙二醇 有机抑制剂 自下而上填充
下载PDF
TSV电镀过程中Cu生长机理的数值模拟研究进展
9
作者 许增光 李哲 +1 位作者 钟诚 刘志权 《电子与封装》 2024年第6期34-41,共8页
近年来,电子信息行业的快速发展推动了封装技术的进步,对小型化、轻薄化、高性能和多功能化的电子设备提出了更高要求。硅通孔(TSV)技术是一种重要的先进封装技术,电沉积铜是其关键步骤之一。综述了TSV电镀过程中Cu生长的机理及数值模... 近年来,电子信息行业的快速发展推动了封装技术的进步,对小型化、轻薄化、高性能和多功能化的电子设备提出了更高要求。硅通孔(TSV)技术是一种重要的先进封装技术,电沉积铜是其关键步骤之一。综述了TSV电镀过程中Cu生长的机理及数值模拟研究进展。TSV的深孔特性导致Cu生长过程中电流密度分布不均匀,从而产生不同的生长模式。有机添加剂在调节电流密度和防止缺陷填充方面发挥了关键作用。随着计算机技术的发展,数值模拟成为研究TSV电镀铜的重要手段,可降低实验成本,优化工艺参数。对TSV电镀铜的数值模拟发展进行了展望,强调了耦合影响因素的综合模拟是未来研究的重点。 展开更多
关键词 三维封装 tsv 电镀铜 数值模拟
下载PDF
基于TSV的三维集成系统电热耦合仿真设计
10
作者 王九如 朱智源 《电子与封装》 2024年第6期127-136,共10页
三维集成系统利用垂直堆叠技术,实现高性能与低功耗,其中硅通孔(TSV)技术是三维互连成功实施的关键。TSV技术缩短互连距离,提升信号传输效率和电磁兼容性,但同时引发电热耦合问题,威胁三维集成电路性能的进一步提升。综述了基于TSV的三... 三维集成系统利用垂直堆叠技术,实现高性能与低功耗,其中硅通孔(TSV)技术是三维互连成功实施的关键。TSV技术缩短互连距离,提升信号传输效率和电磁兼容性,但同时引发电热耦合问题,威胁三维集成电路性能的进一步提升。综述了基于TSV的三维集成电路中电热耦合现象的仿真设计进展,详细介绍了电气和热仿真设计方法,并探究了电热耦合问题的潜在影响及缓解策略。为理解和应对三维集成系统中的电热耦合挑战提供了系统的分析,并对未来研究方向提供了指导。 展开更多
关键词 三维集成系统 硅通孔 电热耦合
下载PDF
TSV三维封装缺陷激光主动检测分类与量化
11
作者 聂磊 刘江林 +1 位作者 张鸣 骆仁星 《半导体光电》 CAS 北大核心 2023年第6期876-882,共7页
硅通孔(TSV)三维封装因其独特工艺而受到广泛关注,然而其内部缺陷无法被直接观测成为目前的检测难题。为了对TSV三维封装内部缺陷进行检测,提出了一种基于激光主动激励的内部缺陷分类与量化方法。通过红外激光主动热源施加到TSV三维封... 硅通孔(TSV)三维封装因其独特工艺而受到广泛关注,然而其内部缺陷无法被直接观测成为目前的检测难题。为了对TSV三维封装内部缺陷进行检测,提出了一种基于激光主动激励的内部缺陷分类与量化方法。通过红外激光主动热源施加到TSV三维封装结构表面,激发TSV内部缺陷的外部温度分布响应,通过理论与仿真分析,掌握缺陷特征在主动激励下的表现规律;构建卷积神经网络对缺陷样本信息进行训练,实现内部缺陷的分类识别与量化。试验表明,该方法能在不损坏样品的前提下有效对内部缺陷进行识别分类及量化,准确率可达95.56%。 展开更多
关键词 硅通孔 内部缺陷 主动激励 卷积神经网络
下载PDF
三维集成电路中TTSV热仿真分析
12
作者 伍敏君 《电工技术》 2023年第21期108-110,共3页
为更好地研究三维集成电路中的热问题,以两层芯片为例,建立了一维热阻分析模型,在MATLAB软件进行建模与数值计算,分析不含热硅通孔、含热硅通孔两种情况下芯片的热特性,并将数据与COMSOL Multiphysics平台的仿真结果作对比。实验结果表... 为更好地研究三维集成电路中的热问题,以两层芯片为例,建立了一维热阻分析模型,在MATLAB软件进行建模与数值计算,分析不含热硅通孔、含热硅通孔两种情况下芯片的热特性,并将数据与COMSOL Multiphysics平台的仿真结果作对比。实验结果表明,两者数据的相对误差小于1%,说明建立的热分析模型有效且可靠,加入热硅通孔后各层芯片温度下降,更有利于三维集成电路的热传导。 展开更多
关键词 三维集成电路 热硅通孔 热分析 热仿真
下载PDF
Through-silicon-via crosstalk model and optimization design for three-dimensional integrated circuits 被引量:3
13
作者 钱利波 朱樟明 +2 位作者 夏银水 丁瑞雪 杨银堂 《Chinese Physics B》 SCIE EI CAS CSCD 2014年第3期591-596,共6页
Through-silicon-via (TSV) to TSV crosstalk noise is one of the key factors affecting the signal integrity of three- dimensional integrated circuits (3D ICs). Based on the frequency dependent equivalent electrical ... Through-silicon-via (TSV) to TSV crosstalk noise is one of the key factors affecting the signal integrity of three- dimensional integrated circuits (3D ICs). Based on the frequency dependent equivalent electrical parameters for the TSV channel, an analytical crosstalk noise model is established to capture the TSV induced crosstalk noise. The impact of various design parameters including insulation dielectric, via pitch, via height, silicon conductivity, and terminal impedance on the crosstalk noise is analyzed with the proposed model. Two approaches are proposed to alleviate the TSV noise, namely, driver sizing and via shielding, and the SPICE results show 241 rnV and 379 mV reductions in the peak noise voltage, respectively. 展开更多
关键词 three-dimensional integrated circuits through-silicon-via crosstalk driver sizing via shielding
下载PDF
用于高密度三维集成的TSV设计
14
作者 乔靖评 贾士奇 +7 位作者 刘瑞文 焦斌斌 陈静宇 孔延梅 叶雨欣 杜向斌 云世昌 余立航 《微纳电子技术》 CAS 北大核心 2023年第11期1857-1862,共6页
三维集成技术的发展需要高密度和高深宽比的硅通孔(TSV)阵列。由于TSV填充材料与TSV衬底材料之间的热膨胀系数不匹配,TSV在使用或加工过程中会出现严重的热应力问题,造成器件失效甚至是晶圆损坏。设计了一种具有低热应力和高深宽比的中... 三维集成技术的发展需要高密度和高深宽比的硅通孔(TSV)阵列。由于TSV填充材料与TSV衬底材料之间的热膨胀系数不匹配,TSV在使用或加工过程中会出现严重的热应力问题,造成器件失效甚至是晶圆损坏。设计了一种具有低热应力和高深宽比的中空TSV。单个TSV呈现橄榄球形状,TSV中部直径最大,其次是顶部的直径,最小的是底部直径。采用金属钨进行空心填充,因为钨的热膨胀系数与硅衬底的更匹配。当出现热失配时,空心填充使得空心结构为填充金属与硅的热膨胀提供了缓冲空间,能够大幅度减小TSV衬底所受到的热应力。仿真结果表明沿着TSV轴向方向和径向方向,热应力分别减小了62.4%和60.5%。基于设计的TSV结构,开发了一套基于8英寸(1英寸=2.54 cm)硅晶圆的工艺流程,成功实现了1600/mm^(2)超高密度阵列的加工制作,能够应用于高密度三维集成。 展开更多
关键词 硅通孔(tsv) 三维集成 热应力 高密度 高深宽比
下载PDF
Reduction of signal reflection along through silicon via channel in high-speed three-dimensional integration circuit 被引量:1
15
作者 刘晓贤 朱樟明 +2 位作者 杨银堂 王凤娟 丁瑞雪 《Chinese Physics B》 SCIE EI CAS CSCD 2014年第3期583-590,共8页
The through silicon via (TSV) technology has proven to be the critical enabler to realize a three-dimensional (3D) gigscale system with higher performance but shorter interconnect length. However, the received dig... The through silicon via (TSV) technology has proven to be the critical enabler to realize a three-dimensional (3D) gigscale system with higher performance but shorter interconnect length. However, the received digital signal after trans- mission through a TSV channel, composed of redistribution layers (RDLs), TSVs, and bumps, is degraded at a high data-rate due to the non-idealities of the channel. We propose the Chebyshev multisection transformers to reduce the signal reflec- tion of TSV channel when operating frequency goes up to 20 GHz, by which signal reflection coefficient ($11) and signal transmission coefficient ($21) are improved remarkably by 150% and 73.3%, respectively. Both the time delay and power dissipation are also reduced by 4% and 13.3%, respectively. The resistance-inductance-conductance-capacitance (RLGC) elements of the TSV channel are iterated from scattering (S)-parameters, and the proposed method of weakening the signal reflection is verified using high frequency simulator structure (HFSS) simulation software by Ansoft. 展开更多
关键词 three-dimensional integrated circuit through silicon via channel signal reflection S-PARAMETERS
下载PDF
基于TSV的3D IC层次化物理实现技术
16
作者 迟元晓 王志君 +2 位作者 梁利平 刘丰满 邱昕 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2023年第8期134-140,共7页
随着集成电路特征尺寸逼近物理极限,硅通孔(TSV)实现层间互连的三维集成电路(3D IC)成为延续摩尔定律的一种趋势.但现有集成电路设计工具、工艺库、设计方法尚不成熟,难以实现三维集成中超大尺寸基板芯片的时序收敛问题.为此,本文提出... 随着集成电路特征尺寸逼近物理极限,硅通孔(TSV)实现层间互连的三维集成电路(3D IC)成为延续摩尔定律的一种趋势.但现有集成电路设计工具、工艺库、设计方法尚不成熟,难以实现三维集成中超大尺寸基板芯片的时序收敛问题.为此,本文提出了一种利用现有传统的EDA工具完成基于TSV的3D IC物理设计的流程.首先,用热应力模型将三维硅通孔投影成二维阻挡层,从而将三维集成电路设计转化成若干含阻挡层的二维集成电路分别实现;其次,针对超大尺寸基板芯片的时序收敛困难问题,提出了一种标准单元布局方法,通过在版图中划定若干固定放置区用于限定关键时序单元的摆放,并迭代确定这些关键单元在固定放置区中的位置,实现大尺寸芯片的时序收敛.基于所提出的三维集成电路设计流程完成了一款三维集成的网络路由芯片基板芯片的设计,结果表明,相比传统的设计流程,提出的3D IC物理设计流程可使超大尺寸基板芯片从时序无法收敛优化到可收敛并满足时序要求,验证了所提出的3D IC物理设计流程的可行性. 展开更多
关键词 硅通孔 三维集成电路 大尺寸芯片 版图设计
下载PDF
3D-IC类同轴屏蔽型TSV的热力响应分析及结构优化
17
作者 孙萍 王志敏 +1 位作者 黄秉欢 巩亮 《半导体技术》 CAS 北大核心 2023年第9期818-826,共9页
硅通孔(TSV)是解决三维集成电路(3D-IC)互连延迟问题的关键技术之一。TSV内部结构的变形失效,大多是由循环温度载荷产生的交变应力引起的。从信号完整性角度考虑,建立了接地TSV形状分别为圆柱形和椭圆柱形的类同轴屏蔽型TSV模型。基于最... 硅通孔(TSV)是解决三维集成电路(3D-IC)互连延迟问题的关键技术之一。TSV内部结构的变形失效,大多是由循环温度载荷产生的交变应力引起的。从信号完整性角度考虑,建立了接地TSV形状分别为圆柱形和椭圆柱形的类同轴屏蔽型TSV模型。基于最大Mises应力准则,对比分析了循环温度载荷对2种类同轴屏蔽型TSV热应力-应变的影响及最大应力点的主要失效形式。最后综合考虑TSV的几何参数对导体和凸块危险点Mises应力的影响,对椭圆柱形类同轴屏蔽型TSV结构进行多目标优化,将2种最优结构中2个危险点的Mises应力分别降低15.10%、17.18%和18.89%、6.74%。为提高TSV热可靠性的优化设计提供参考。 展开更多
关键词 三维集成电路(3D-IC) 热管理 屏蔽型硅通孔(tsv) 有限元仿真 热力响应 多目标优化
下载PDF
基于混合介质的同轴-环形TSV传输特性分析 被引量:1
18
作者 杨贺 张立文 +2 位作者 杨陈 王金婵 曹磊 《电子元件与材料》 CAS 北大核心 2023年第1期110-117,共8页
通过分析同轴-环形硅通孔(CA-TSV)内外层单一介质材料对传输损耗及串扰的影响,发现CA-TSV传输特性受外层介质影响较大,外层介质介电常数越大,串扰越小、传输损耗越大;外层介质选择单一材料时,两者性能不可兼顾。基于此,提出一种“BCB-Si... 通过分析同轴-环形硅通孔(CA-TSV)内外层单一介质材料对传输损耗及串扰的影响,发现CA-TSV传输特性受外层介质影响较大,外层介质介电常数越大,串扰越小、传输损耗越大;外层介质选择单一材料时,两者性能不可兼顾。基于此,提出一种“BCB-Si-BCB”外层混合介质CA-TSV结构,其相比于传统CA-TSV其传输损耗进一步降低,并对不同混合介质尺寸及配比对传输损耗及串扰的影响进行研究。结果表明:“BCB-Si-BCB”混合介质层总尺寸越大,传输损耗越小、串扰越大;混合介质总尺寸固定不变时,内层BCB占比越高,传输损耗越小,串扰越大;在混合介质比为1∶3∶1时,CA-TSV串扰明显优于其他混合介质CA-TSV及同轴TSV结构,且该结论不受尺寸限制。最后建立其等效电路模型与HFSS仿真结果对比,拟合效果较好,验证了电路模型的正确性。 展开更多
关键词 混合介质 同轴-环形 硅通孔 传输损耗 串扰
下载PDF
An analytical model of thermal mechanical stress induced by through silicon via
19
作者 董刚 石涛 +1 位作者 赵颖博 杨银堂 《Chinese Physics B》 SCIE EI CAS CSCD 2015年第5期444-450,共7页
We present an accurate through silicon via (TSV) thermal mechanical stress analytical model which is verified by using finite element method (FEM). The results show only a very small error. By using the proposed a... We present an accurate through silicon via (TSV) thermal mechanical stress analytical model which is verified by using finite element method (FEM). The results show only a very small error. By using the proposed analytical model, we also study the impacts of the TSV radius size, the thickness, the material of Cu diffusion barrier, and liner on the stress. It is found that the liner can absorb the stress effectively induced by coefficient of thermal expansion mismatch. The stress decreases with the increase of liner thickness. Benzocyclobutene (BCB) as a liner material is better than SiO2. However, the Cu diffusion barrier has little effect on the stress. The stress with a smaller TSV has a smaller value. Based on the analytical model, we explore and validate the linear superposition principle of stress tensors and demonstrate the accuracy of this method against detailed FEM simulations. The analytic solutions of stress of two TSVs and three TSVs have high precision against the finite element result. 展开更多
关键词 through silicon via finite element method (FEM) thermal mechanical stress
下载PDF
3D IC-TSV技术的散热特性研究 被引量:1
20
作者 李丹 刘四平 +2 位作者 黄立恒 韩玥鸣 武艺宁 《环境技术》 2023年第6期54-60,共7页
基于3D IC—TSV互连技术,提出了考虑硅通孔的温度解析模型,Matlab分析表明:在芯片堆叠层数及芯片工作状态相同的情况下,考虑硅通孔之后的芯片温度比未考虑硅通孔时要低;在通孔直径不变的情况下,最高层芯片温度随间距P的增大而增大;在间... 基于3D IC—TSV互连技术,提出了考虑硅通孔的温度解析模型,Matlab分析表明:在芯片堆叠层数及芯片工作状态相同的情况下,考虑硅通孔之后的芯片温度比未考虑硅通孔时要低;在通孔直径不变的情况下,最高层芯片温度随间距P的增大而增大;在间距P不变的情况下,最高层芯片的温度随通孔直径D的减小而增大。通过热分析软件Icepak件对模型进行仿真,所得结果与Matlab仿真结果相对比,误差相差甚小,充分说明了硅通孔对芯片散热的有效性。 展开更多
关键词 3D IC 硅通孔 温度模型 最高层芯片 Icepak
下载PDF
上一页 1 2 16 下一页 到第
使用帮助 返回顶部