基于TIADC的20 GS/s高速数据采集系统

基于4片5GS/s的TIADC结构设计了20 GS/s高速数据采集系统,将之应用于数字示波器上。采用4片FPGA接收和存储采样数据的架构降低了系统成本,对多FPGA之间数据存储的同步问题进行了分析,并提出了基于TDC的同步解决方案;提出了基于正弦拟合的TIADC误差校准算法,校准前后信号频谱的对比证明了校准算法有效性。实验结果表明,系统实现了20 GS/s的采样率。在输入500 MHz正弦信号时,系统的SNR为40.376 dB,ENOB为6.446 b,2.5 GHz正弦输入时ENOB仍然有6.085 b,给出了系统ENOB随频率变化曲线。实验数据表明系统技术指标处于国内领先水平。

数理统计和频谱分析的TIADC误差校正方法

时间交替模数转换器(TIADC)中存在的偏置、增益和时间误差严重影响了系统的信噪比(SNR)和有效位数(ENOB)。该文提出了数理统计和频谱分析的误差校正方法。数理统计用于偏置误差的校正,通过对各个子ADC的采样数据进行数理统计,得到各个子ADC偏置误差的估计,进而完成误差校正,并使用一种二次校正的方法,提高了校正精度;频谱分析用于增益误差和时间误差的校正,由存在误差时特定频点的幅度和相位值得到误差估计,从而实现增益误差和时间误差的校正。校正前后信号频谱的对比证明了该校正算法的有效性。实验结果表明,该算法简单容易实现,将TIADC系统的SNR提高到了41.019 4 dB,ENOB提高到了6.52 bit,校正效果达到或者优于正弦拟合算法。

基于TIADC的信号采集记录卡

目前的信号采集系统的采样和实时记录速率只有每秒几十兆,远不能满足对信号进行实时、连续、高速、高精度采集记录的需求。针对该问题,设计并实现一种基于时间交错模数转换器的信号采集记录卡,可以实现14位200MS/s的数据采集,有效的无杂散动态范围超过80dBc,可实现400MB/s持续实时的数据记录。

一种TIADC时间失配快速盲校正方法

针对时间交错模/数转换器(TIADC)时间偏差的在线盲校正,提出一种全数字自适应方法,对于具有宽平稳带限输入的TIADC,可以三步迭代实现时间标定。仅用一阶统计量来估计时间失配,加/减法器和一个定系数导数滤波器来校正误差。采用一阶泰勒级数近似来进一步降低计算量,并在时间标定过程中,以变步长迭代补偿由于近似处理引起的误差。理论分析和实验表明:提出的方法具有复杂度低、收敛速度快等优点,在第一奈奎斯特频率内的无杂散动态范围和信噪比分别提高了44～52 d B和29～38 d B。

基于循环自相关的TIADC通道失配校正

针对时域交错模数转换器(TIADC)的通道失配问题,提出一种在线校正方法。首先建立TIADC的数学模型,将增益和时间失配转变为通道滤波器幅度和延时参数的差异,然后利用校正后输出信号的循环自相关构造残余误差测量函数,用增益误差和定时偏差估计值修正参数化滤波器,以实现对通道失配的精细校正。实测结果表明该方法对信号无杂散动态范围有27-32dB的提高。该方法可用于双通道TIADC通道失配的在线校正。

基于FFT的TIADC时间误差自适应校准算法

TIADC是一种广泛使用的基于时间交替技术的高采样率ADC,然而由于TIADC中各子ADC非一致性而引入的偏置、增益及时间误差大大降低了系统性能。其中,时间误差在三个误差中对整个系统性能影响最大,也最难以校准。对于高速TIADC系统,很小的时间误差都会导致明显的误差谱分量。提出了一种基于FFT的时间误差自适应校准方法,算法根据TIADC输出信号频谱特点,以时间误差导致的误差谱幅度为校准依据,调节采样时钟相位使得误差谱幅度最小,实现自适应校准。该算法无需单独测量时间误差即可实现校准,相对于已有自适应算法迭代次数少、校准时间短,无需在系统内部额外产生参考信号,容易实现。仿真和实际系统中的实验结果证明了该算法具有良好的性能:校准之后,残余相对时间误差小于0. 001;在实际的2. 5 GS/s的TIADC系统中,即使输入1 GHz的高频正弦信号,由时间误差导致的误差谱都能得以完全消除。

TIADC中采样时间失配误差的反馈式校准技术

文章针对时间交织模数转换器(time-interleaved analog-to-digital converter,TIADC)通道间采样时间失配误差的校准,提出了基于最小均方(least mean square,LMS)自适应迭代提取采样时间误差的通用方法,并据此设计了一种基于互相关原理的反馈式校准结构,该结构可实现过奈奎斯特频域的宽带宽单频输入信号的校准,且适用于任意通道数;建立了一个1 GS/s的12-bit TIADC模型以仿真验证,当输入信号归一化频率fin/fs=0.474时,校准后的有效位数(effective number of bits,ENOB)从4.64 bits提高到11.96 bits。该文对于此类反馈式全数字后台校准技术的实现具有借鉴意义。

适用于宽带宽输入的TIADC时间误差校准算法

文章设计了一种适用于宽带宽输入的时间交织模数转换器(time-interleaved analog-to-digital converters,TIADC)时间失配误差校准算法。从通道间的相乘互相关原理展开分析,引入误差符号判别模块实现任意输入带宽的TIADC时间失配误差提取。误差补偿模块采用一种改进的基于泰勒级数展开的误差校准方法,进一步减小硬件实现规模。误差提取与误差补偿模块组成闭环自适应结构,能够实时进行宽带宽输入的TIADC时间失配误差校准。利用一个4通道12位的TIADC进行验证,假设通道间存在3%T_(s)(T_(s)为采样时间)以内的时间失配误差,当输入归一化频率f_(in)/f_(s)(f_(in)为输入频率,f_(s)为采样频率)分别为0.406、0.813、1.321时,校准后系统的信噪比提高了43 dB以上,有效位数(effective number of bits,ENOB)提高到11.82 bit以上。仿真结果证明了该方案的有效性。

一种时间交替ADC时间失配误差自适应校正方法

时间失配误差是时间交替并行采集系统的失配误差中最主要且影响最大的误差。针对该问题,提出了一种基于Farrow结构分数延迟滤波器结合自适应估计对时间失配误差进行数字校正的方法。分数延迟滤波器可以在有限带宽信号采样点之间进行插值。该方法可以对奈奎斯特频率以内的输入信号进行补偿校正,同时适用于任意通道数的时间交替ADC。仿真结果表明,该方法能够对时间失配误差进行精确估计,同时能够有效地抑制杂散分量,校正效果良好。最后,在实际的时间交替采集系统中验证了该方法的有效性。

一种新的时间交叉采样ADC时钟偏斜误差自适应补偿算法

针对时间交叉采样模数变换器(time-interleaved analog-to-digital converter,TIADC)中存在的时钟偏斜误差,提出了一种新的自适应误差估计和补偿方法,该方法根据误差信号和原始输入信号频率之间关系和分布特征,设计了基于最小均方(least-mean-square,LMS)算法的估计模型。与已有算法相比,新方法实现简单,收敛速度快。同时根据时钟偏斜误差产生的原理,设计了基于数字分数延时滤波器的时钟偏斜补偿算法,该方法概念清楚,易于通道扩展,资源利用率高。通过应用Farrow结构,将误差参数独立出来,和误差估计算法组成了自适应系统。仿真结果表明,该自适应系统仅需要5 000个采样点就可以收敛,通过补偿算法,使输出的信噪失真比(signal-to-noise-and-distortion ratio,SINAD)提高了30dB以上。

基于频域特性的时间交替模数转换系统采样时间误差校正算法

时间交替模数转换器(Time-Interleaved ADC,TIADC)通道间的采样时间相对误差严重影响了系统的无杂散动态范围(Spurious-Free Dynamic Range,SFDR).为校正采样时间相对误差,本文基于TIADC输出与模拟输入信号之间的频域关系,提出一种通过消除输出信号中的误差来校准TIADC的算法.该算法在对输出信号频率表达式进行泰勒近似的基础上构建理想输出信号,并采用最小均方差(LMS)算法来估算时间误差,旨在降低硬件设计的复杂度,提高误差校正的精确度.仿真和验证结果表明该校正算法很容易扩展到多通道,并且可以将输出频谱的SFDR提高约47d B.

一种全数字前馈式时间交织模数转换器时间误差后台校准算法

该文设计实现了一种全数字前馈式时间交织模数转换器(TIADC)时间误差校准算法,其中采样时间误差提取采用改进的时间误差函数求导模块的前馈式提取方法,可以提高在输入信号频率较高时误差提取的准确度;同时,为了降低误差提取单元的复杂性,采用了以减法实现的时间误差函数;最后,采用基于1阶泰勒补偿完成时间误差的实时校正。仿真验证表明,应用于4通道14位TIADC系统,当输入信号为多频信号时,系统动态性能无杂散动态范围(SFDR)从48.6 dB提高到80.7 dB。与传统基于前馈校准结构对比,可以将有效校准输入信号带宽从0.19提高到0.39,提高了校准算法的应用范围。

基于记忆多项式的时间交织模数转换器自适应非线性失配校正方法

为了提高时间交织模数转换器(TIADC)的有效分辨率,需要对其通道之间的线性/非线性失配误差进行估计和补偿。该文针对M通道TIADC的带有记忆效应的非线性失配误差提出了一种自适应盲校正算法。通过子通道重构结构(SCR)重构非线性误差信号,并通过滤波降采样最小均方(FDLMS)算法估计非线性失配误差系数。实验仿真结果表明,该方法可以有效校正带有记忆效应的非线性失配误差,并且可以大大降低实现难度和硬件资源消耗。

频率交织ADC系统中的误差研究

由偏置误差、增益误差、时间误差组成的通道失配误差和模拟实现误差是频率交织模数转换器(ADC)系统的两类主要误差源,会对系统全局性能产生恶化影响。该文针对频率交织ADC系统的误差进行了深入研究,研究结果表明引起实现误差的采样滤波器实际工作的频率响应是数学可测的,通道失配误差会造成输出信号频谱有规律地出现杂散尖峰。理论推导和仿真验证均证实增益误差和时间误差引起的输出杂散频率位置相同但相位有差异,而偏置误差引起的尖峰幅值则与输入频率无关,这对开展误差补偿及校准工作具有支撑作用。

基于频域稀疏性的时间交替模数转换器时间相位失配盲测量算法

该文研究时间交替模数转换器(TIADC)的通道间时间相位失配参数的盲测量问题。基于TIADC系统架构、输入模拟信号的频域稀疏性和非混叠频率点,以采样定理和欠采样理论为基础,探索TIADC系统输入信号、输出信号以及与子ADC输出信号之间的频谱关系,推导出了一种新的基于非混叠频率点的相对频谱的离散傅里叶逆变换序列的相位信息的TIADC通道间时间相位失配参数的盲测量算法。仿真实验表明该文所提出的盲测量算法具有可以与正弦拟合算法相比拟的参数测量精度,并且具有对噪声不敏感,对输入信号频率无限制,对TIADC系统通道数无限制,不需要对输入信号过采样等突出优点。TIADC系统真实捕获数据测试进一步验证了该算法的准确性和有效性。