PLL动态性能对HVDC系统启动过程的影响

为了给高压直流输电系统选择合适的锁相环(PLL)参数,在PSCAD/EMTDC环境下,对CIGRE HVDC Benchmark模型的启动过程进行了仿真,得到了采用不同阻尼比和不同自然角频率PLL条件下的整流侧电流波形、逆变侧定电流和定熄弧角控制切换波形、PLL误差波形。仿真结果表明:在高压直流输电系统的启动过程中,随着PLL阻尼系数ζ或自然角频率ω0取值的增大,电流波动增大,直流电流到达额定值的时间、逆变侧控制切换点的时间也变长。建议PLL阻尼系数ζ宜在0.707～1.414之间取值;自然角频率ω0应适当取小。

基于数字锁相环的踢轨电源触发系统的设计

为了实现CSR踢轨电源的精确触发设计了基于数字锁相环的触发系统,数字锁相环的硬件由自主设计的高频鉴相器和NI公司的PXI插件PXI-6653和PXI-6280实现,并应用虚拟仪器Lab-VIEW构建软件,实现了对加速器高频频率的快速锁定并且相位可调,满足踢轨电源对触发系统的要求。

基于换相电压相位检测的高压直流故障恢复策略

现代直流输电控制系统普遍采用基于锁相振荡器的等间隔触发控制技术,其根据触发角指令和锁相环的交流电压同步相位发出等间隔触发脉冲信号序列,实现换流器的触发相位控制。在逆变侧交流系统故障后的恢复期间,交流电压相位的快速变化可能导致锁相环无法及时锁相,使实际触发角与触发角指令值之间存在较大差距。当实际触发角明显大于触发角指令值时,换流器很可能因换相裕度不足而发生后续换相失败。因此,提出了一种基于换相电压相位检测的故障恢复策略,该策略对换相电压的初相位进行检测,并结合锁相环输出的同步相位来计算实际触发角的偏移量,进而对触发角指令进行补偿,以减小实际触发角与控制器指令之间的差距。仿真结果表明,该方法能够有效降低逆变侧发生换相失败的概率,使系统的恢复更加平稳。

一种基于CPLD的新型通用数字触发器

研究一种基于CPLD的新型通用晶闸管数字触发器 ,详细介绍了CPLD的软件及其外围硬件电路 ,对锁相环的动静态特性进行了分析 。

微机型励磁调节系统试验装置的设计

本文采用单片机技术、数字信号源技术和同步锁相触发技术,研制了微机型励磁调节器试验装置,完成了试验装置的软、硬件设计,并在实际机组的励磁调节系统中进行了试验,取得了较好的试验效果。

一种单片机控制的三相全控桥可控硅整流器的触发电路

本文研究了用MCS—96系列80C196KB单片机为基础结合外围器件来实现对可控硅三相全控桥的触发控制。采用锁相环技术及过零触发的方法,实现触发脉冲与电源信号(线电压)的同步,提高了触发器的抗干扰能力,改善了三相触发脉冲的对称性。由软件控制可产生不同顺序的6组触发脉冲。

CMOS电荷泵锁相环中鉴频鉴相器的研究与设计

介绍了鉴频鉴相器(PFD)在其发展过程中产生的结构,并对每一种结构的优缺点进行了比较。通过对原有PFD电路结构进行重新设计,在传统D触发器PFD的基础上提出了两种新型PFD:传输门D触发器型PFD和基于锁存器的PFD。电路设计基于TSMC公司的0.18μm CMOS工艺,仿真环境为Candence Spectre,仿真结果显示电路可以工作在2GHz以上频率的应用环境下。相对于传统的PFD,新型PFD工作频率高、几乎无死区,而且具有噪声低、速度快的优点,在高速、低抖动、低噪声PLL中将有广泛的应用前景。

晶闸管三相全桥电路锁相触发控制器

介绍了晶闸管三相全控桥（整流、调压）电路所采用的一种触发控制方法。该三相全桥锁相触发控制，采用KJ009线性模拟触发器件作同步检测和移相控制，其输出脉冲作为4046B锁相电路的输入，通过4015B静态移位寄存器获得三相六路触发脉冲，以KJ041和KJ042实现各相触发脉冲和可逆控制。该方法由于采用逻辑器件替代部分模拟触发器件，从而简化了设计，方便了调试。提高了触发控制的可靠性。

6100F 变频触发板原理和应用

分析了国内触发板的现状，介绍了６１００Ｆ变频触发板的原理、设计特点。试验结果表明，６１００Ｆ变频触发板可以实现电源频率在１０Ｈｚ～５０Ｈｚ及２５Ｈｚ～１６５Ｈｚ范围内变化的晶闸管移相控制。

基于VHDL的一种低功耗新型全数字锁相环设计

为了改善数字通信系统的同步性能,对全数字锁相环电路进行了研究。用VHDL语言设计了一种新型的超前—滞后型数字鉴相器,并构建了包含该鉴相器的全数字锁相环(DPLL),用来实现基带信号处理中的码跟踪功能。设计了双边沿触发计数器,并利用电路的冗余特性,降低了系统的功耗。提供了锁相环的仿真结果,并在Altera公司的EP2C20系列FPGA上进行了验证。分析锁相环的性能,结果表明,该锁相环完全能够满足跟踪环路的要求。