一种快速瞬态响应双环路LDO稳压器的设计

通过对传统单环LDO的频域分析,提出一种快速瞬态响应的双环路LDO稳压器结构,在保证单位增益带宽不变的前提下提高直流增益,进而提高LDO电路的瞬态性能。设计采用0.6μm BiCMOS高压工艺,Hspice仿真中输出电容为2.2μF,ESR为0.5Ω,旁路电容为1.0μF。负载电流从20 mA到180 mA变化时,其负载调整率仅为0.6%。

一种宽频带大摆幅的三级CMOS功率放大器

设计了一种用于耳机驱动的CMOS功率放大器,该放大器采用0.35μm双层多晶硅工艺实现,驱动32Ω的电阻负载.该设计采用三级放大两级密勒补偿的电路结构,通过提高增益带宽来提高音频放大器的性能.仿真结果表明,该电路的开环直流增益为70dB,相位裕度达到86.6°,单位增益带宽为100MHz.输出级采用推挽式AB类结构,能有效地提高输出电压的摆幅,从而得到电路在低电源电压下的高驱动能力.结果表明,在3.3V电源电压下,电压输出摆幅为2.7V.

低噪声高单位增益带宽双极型运放设计

设计了一款低噪声、高单位增益带宽的运放电路。该款电路基于0.25μm SiGe双极工艺,采用三级级联的形式,输入级选取多个双极型晶体管(BJT)并联,用作差分对管,以抑制噪声;中间级不但用pnp型BJT镜像电流源作为有源负载,而且并联多个横向pnp型BJT用以提升单位增益带宽;输出级则设计成低电容输入和低电容输出方式,借此拓展带宽。对所设计的运放电路进行了PSPICE仿真及硬件电路实验。结果表明,当电源电压为2.5 V时,运放电路的实测交流开环电压增益为80 dB,开环相位裕度为61.5°,单位增益带宽为203 MHz,在10 kHz处的输入电压噪声密度仅为1.2 nV/Hz^(1/Hz),因而可用于低噪声、高单位增益带宽的片上相位噪声测量电路和微波功率传感器等系统的设计中。

一种高单位增益带宽CMOS全差分运算放大器

设计并讨论了一种高单位增益带宽CMOS全差分运算放大器。由于折叠共源共栅结构电路具有相对高的单位增益带宽以及开关电容共模反馈电路稳定性好、对运放频率特性影响小等优点,故设计的放大器采用了折叠共源共栅结构以及开关电容共模反馈电路技术,并达到了高单位增益带宽的设计目的。基于TSMC0·25μmCMOS工艺,仿真结果表明,在2·5V的单电源电压下,运算放大器的直流开环增益为70dB,单位增益带宽为500MHz。

一种新型CMOS电流反馈运算放大器的分析与设计

通过加入对电源电压不灵敏的基准源产生偏置电流,采用MOS管产生的电阻和MOS管电容串联的补偿结构,消除补偿电容带来的零点;并在输出端采用电阻反馈,降低了输出电阻,增强了带负载能力。在1.5 V电压下,偏置约为1μA。基于BSM3 0.5μm CMOS工艺,对电路进行了PSPICE仿真。负载为20 pF时,该电路获得了87 dB的开环增益,353 MHz的单位增益带宽,61°的相位裕度和132 dB的共模抑制比,功耗为1.24 mW。

一种轨对轨两级CMOS运算放大器的设计

目的设计一个具有轨对轨输入和输出摆幅的两级CMOS运算放大器。方法输入级采用两对单一类型的n沟道差分对管作为输入管,用两个相同的n沟道源跟随器来完成输入电平的直流电平转移,实现了轨对轨的输入摆幅;输出级采用前馈甲乙类控制的轨对轨输出级,保证了轨对轨的输出摆幅和较强的驱动能力。结果用标准的0.6μm CMOS BSIM3v3模型库对该放大器进行了仿真,开环电压增益、单位增益带宽和相位裕度分别达到了113.57dB,11.9MHz和53,°输入级跨导的变化在±5%内。结论所设计运算放大器其输入和输出摆幅为轨对轨,满足设计所提要求。

一种极低功耗运算放大器的设计与仿真

为了满足低电压低功耗的应用需求,本文利用MOSFET在亚阈区的超低功耗特性,实现了一种带共模反馈的亚阈运算放大器.该亚阈运算放大器结构简单,采用TSMC 0.18μm工艺实现,且工作于1.2 V电源电压下.通过Synopsys Hspice仿真,结果表明,该电路在输出负载为0.5pF时直流增益为70.97 dB、单位增益带宽6.346 MHz、相位裕度85.76°、正负压摆率分别为3.58V/μs和-3.58 V/μs,功耗仅为4.80μW.

高增益四级运放频率补偿技术

为改善四级运放不易稳定和单位增益带宽较窄的特性,提出一种新的四级运放频率补偿技术.采用多路嵌套式密勒补偿技术,实现左半平面零点和右半平面零点分离,并通过额外增加一条前馈通路产生左半平面零点,抵消了一个极点,简化了四级运放的频率补偿问题.通过将次极点向高频的推移以及次极点和单位增益带宽比例大小的合理设计,不仅保证了运放的稳定,同时增大了运放的单位增益带宽.经台积电(TSMC)0.25μm互补金属氧化物半导体(CMOS)混合信号工艺仿真和流片测试结果显示,该四级运放仅消耗0.842mW功耗,0.150mm2的芯片面积,在3.6V电源电压下具有60.15°的相位裕度,2.42MHz的单位增益带宽,大于150dB的直流增益.

高PSRR超低噪声的LDO设计

便携式医疗电子设备在信号传输中易受到噪声干扰,为了抑制交流纹波对微小信号的影响,设计了一种高电源抑制比(power supply rejection ratio,PSRR)、超低噪声的低压差线性稳压器(low-dropout regulator,LDO)。利用电流缓冲和动态零极点追踪补偿技术来实现环路的稳定,同时也扩展了环路的单位增益带宽,提高了高频下的PSRR。稳压器采用两级结构,通过预稳压调制级加低通滤波器结构来实现低压差线性稳压器的超低噪声,且低通滤波器的截止频率有利于低频下PSRR的提高。基于5 V-0.35μm CMOS工艺设计,采用cadence仿真软件进行仿真验证。仿真结果表明,在100 kHz、10 kHz、1 kHz、100 Hz频率下,PSRR分别可达到-66、-85、-96和-97 dB。在不同的负载下,输出噪声在10 Hz~100 kHz频段不超过10μVrms,重载(250 mA)时的输出噪声最低可达到7.5μVrms,可用于便携式医疗电子设备。

一种高性能CMOS运算放大器的设计

为适应当前芯片趋于高速电路的发展趋势。本文设计了一款具有高宽带、高增益性能的运算放大器电路。它采用了深亚微米CMOS的28nm工艺和IO端口1.8 V电源电压来实现。该电路主要利用了增益自举增强技术结合共源共栅结构来提升放大器的增益。在Cadence环境下完成电路设计和Spectre仿真验证,仿真结果表明:电路的直流增益达到96 dB以上,单位增益带宽为251 MHz,电源电压抑制比为86.7 dB,压摆率为33 V/us(负载电容为1pF),功耗小于0.15 mW,实现了较低的电路功耗。这在高速电路的比较、滤波等应用具有重要的参考价值。