基于通用异步收发器的高速SerDes测试

提出了一种基于通用异步收发器(UART)的高速串行解串器(SerDes)的调试方法。由于SerDes在封装过程中管脚数量有限,难以把物理层(PHY)的测试点全部引出作为测试芯片的管脚。为了解决此问题,引入了UART模块作为PHY与外界通信的转换模块。针对待测的SerDes IP制定测试方案,此方案将UART等模块与待测IP级联,并通过UART模块将SerDes调试所需的配置参数传输到PHY的控制寄存器,从而在控制寄存器的控制下完成对PHY内部寄存器的读写操作。在1.25 Gbit/s、20 bit的工作模式下,完成对SerDes误码率的测试,实现了对SerDes芯片参数的动态调试,大大减少了测试复杂度和测试时间。

一种波特率自动校准的通用异步收发器设计

阐述基于硬件描述语言设计了一个波特率自动校准的通用异步收发器。采用硬件法实时监测接收端波特率并更新分频系数,实现对接收波特率的自动校准。采用验证方法学对模块整体进行仿真验证,回归测试表明该设计可以实现数据串并转换功能,并且在收发双方波特率存在一定误差时,可以有效抑制接收数据时采样点的偏移。相比于传统异步收发器,可以在非标准波特率场景下更准确地采样数据。

基于FPGA的多功能多路舵机控制器的实现

利用现场可编程门阵列(FPGA)构建了一个可编程片上系统(SOPC)实现能同时控制多个伺服舵机的控制器,用于遥控/自控飞艇的控制。该片上系统的硬件部分主要由串口通信模块、NIOS-IICPU模块、脉宽调制(PWM)信号发生模块、PWM信号脉宽计数模块以及多路开关模块组成。软件部分主要是串口通信软件。其中,PWM信号发生模块可通过串口通信灵活地设置每路PWM信号的占空比。仿真和实验结果表明,该控制器可根据串口通信数据,可靠地对每个伺服舵机进行独立控制,且舵机运行平稳无颤振。

基于ISP微控制器的PLC实现方法

介绍采用带有ISP功能的微控制器实现可编程序控制器PLC的设计思路、硬件构成和实现方法 。

PC104串行通信的应用

作者在文中详细阐述了 PC1 0 4工控机串口的结构和工作机理 ,探讨了 UART异步通信适配器的结构组成 ,并把该串口通信应用于 MCA上 ,使数据采集仪器结构简单、轻便 ,体积缩小 ,便于携带和现场采集应用。

可移植的UART底层驱动构件设计

以飞思卡尔公司基于ARM Cortex-M4内核的K60系列微控制器为例,设计了一种具有较好可移植性和重用性的UART底层驱动构件.测试结果表明该构件正确而有效.

基于DMA的高速UART串口通信设计与实现

使用直接内存存取(DMA)方式接收报文时,必须先向DMA控制器指定需要接收的字节。当DMA控制器接收到指定字节后,产生DMA传输中断。但是在实际应用时,串口接收报文的字节往往是不固定的。针对DMA必须接收固定长度的数据才产生传输中断的不足,设计了外部中断与定时器相结合的方法来解决这一问题。该方法兼顾了DMA传输不需要CPU干预的优点,又弥补了其不能传输不定长数据的缺陷。外部中断由一个与串口RXD引脚相连接的外部引脚产生。该中断产生的EVENT事件与定时器的输入事件相关联。设置定时器为Retrigger模式,接收到EVENT事件后清零定时器的累计时间;而当定时器一定时间内接收不到EVENT事件后就会超时产生中断,在超时中断服务程序中进行报文处理。由于使用了定时器超时中断进行报文处理,实现了不定长报文的接收和处理,满足了串口通常传输不定长报文的需求。

基于FPGA的三模冗余UART电路设计

针对在星载复杂空间环境下UART(universal asynchronous receiver/transmitter)电路有可能发生单粒子翻转导致通信失效的问题,研究了基于反熔丝型FPGA的三模冗余UART电路设计方法。根据UART异步串行收发电路的功能特点,提出了采用反熔丝型的FPGA,将电路的核心功能嵌入到FPGA内部,用硬件描述语言VHDL开发各个模块,对UART异步串口收发电路的关键部分进行了三模冗余设计,提高了系统的可靠性。进一步,给出了异步串行该收发电路的工作原理、实现框图、资源分析,仿真结果验证了该方法的有效性。此设计方法已经成功应用于某系统中,试验证明该UART电路设计占用资源少、工作稳定可靠。

一种地震数据多串口采集方法

地震监测系统常常使用串口异步通讯监测数据、传输命令,但由于核心器件所带的串口数量不足,通常需要扩展串口。提出以TL16C754B为核心器件的多串口数据采集方法,包括具体的系统电路的设计方法和部分驱动的编程源代码。由于该设计具有成本低、稳定性高、低耗、抗干扰能力强、电路简单等优点,已被成功地运用于微动台阵观测仪器中。

基于FPGA的UART设计与应用

针对通用异步收发器(UART)的特点,提出一种基于FPGA芯片的嵌入式设计算法,其中包括状态机设计技术和层次设计方法,实现了数据传输的全双工收,发功能,设计了UART的功能测试电路。结果表明,该设计具有可编程收/发数据位数和提供功能扩展等优点。

心率监测系统设计

阐述了单兵便携式心率监测系统的总体设计方案,介绍了系统的硬件和软件设计。系统基于AVR系列单片机ATmega64(L),用于心率监测系统的MCU,实时性好,体积小,功耗低,携带方便,适用于单兵训练强度的心率监测。

基于FPGA的通用异步收发器设计

采用Verilog HDL语言作为硬件功能的描述,运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器,并结合现场可编程门阵列(FPGA)的特点,实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能,而且电路简单,工作稳定、可靠,可以将其灵活地嵌入到各个通信系统中。

基于FPGA的RFID阅读器设计

作为一项具有广泛应用前景的技术,RFID阅读器近年来已在多个领域发挥了重要作用。由于单片机的开发周期长且批量小,因此,采用FPGA为核心来设计高频、远距离的阅读器。经验证,它能够快速、准确地实现曼彻斯特编码的译码并进行CRC校验。设计的通用异步收发器实现了数据的接收和发送,具有电路形式简单、移植方便等优点。

基于FPGA的UART设计与实现

将UART的功能集成在FPGA芯片中,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性。提出了一种基于FPGA的UART的实现方法,具体描述了发送、接收等模块的设计,恰当使用了fifo、有限状态机,实现了FPGA片上UART的设计,给出了仿真结果,并且作为独立模块通过了DSP与计算机之间的数据通信测试。

基于FPGA的通用异步收发器的设计

随着FPGA/CPLD器件在控制领域的广泛使用,开发嵌于FPGA/CPLD器件内部的通用异步收发器,以实现FPGA/CPLD开发系统与PC机之间的数据通信成为当前FPGA/CPLD领域的一个研究热点.利用Altera公司的Cyclone系列EP1C3T144芯片及QuartusⅡ7.1开发环境设计,实现了符合RS-232标准的UART的设计.详细论述了UART的组成及各模块工作原理,给出了各主要模块的时序仿真结果.功能验证结果表明:所设计的UART能正确完成串行数据的收发.

鱼雷数字信号处理机异步串口通信接口电路设计

高速数字信号处理芯片(DSP)在鱼雷数字信号处理领域得到了广泛的应用,在这类器件中,大部分没有异步通信串口,使得它和低速设备的通信受到限制。文中介绍了ADSP-21160数字信号处理芯片和TL16C752B两路通用异步接收/发送器(UART)接口芯片的功能,给出了ADSP-21160通过TL16C752B与全雷管理中心、系统检查台进行异步串口通信的硬件连接电路原理图,设计了UART初始化软件和查询方式读/写数据流程,解决了高速DSP和全雷管理中心、系统检查台低速设备通过异步串口通信的问题。

基于FPGA的通用异步收发机的设计

阐述了通用异步收发机(UART)异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,同时还介绍了用硬件描述语言Verilog来开发UART通信接口电路模块的方法.研究基于Verilog语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到现场可编程门阵列(FPGA)上,使其整体设计紧凑、小巧,实现的UART功能稳定、可靠;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,这种方法必将在电子设计自动化(EDA)技术中发挥重要作用.

一种新的DSP与PC机串行通信设计方案

目前大多数数字信号处理器(DSP)芯片上只提供2～3个同步串行接口,并不支持通用异步接口(UART)标准,其与微机及其它设备串行通信时,必须在DSP上扩展异步串行接口.针对DSP与PC机实时交换数据的通信接口标准不兼容的问题,以TMS320VC5402为例提出了一种串行通信设计方案,实现了DSP多通道缓冲串行口(McBSP)与PC机RS232接口的全双工通信.

串口转以太网模块配置软件设计及实现

采用串口转以太网模块使现有串口设备具备联网功能是一种低成本实用的解决方案。在使用之前,需要根据具体应用环境对串口转以太网模块的串口参数以及网络参数进行设置。对上位机与串口转以太网模块间的通信协议进行了详细阐述,采用UDP广播通信方式,由上位机通过网口对模块进行参数配置。在Visual Studio 2012下,用C#编程实现了一套配置软件。配置过程中,上位机和模块可以跨网段通信,避免需预知模块初始IP以及更改上位机IP地址的麻烦,使用更方便。

基于DSP的参数可调的波形发生器设计

在介绍利用数字振荡器产生波形的原理的基础上,设计了一个基于DSP和PC机的波形参数随时可调的正/余弦波形发生器。该波形发生器由上位PC机控制软件完成波形的选择及参数设置,经RS-232传送至下位机(DSP)产生物理波形输出。本波形发生器基于DSP(Digital Signal Processing)技术,占用系统资源少,波形参数易于调节。