基于UVM的SoC环境中PCIe验证平台设计

系统级芯片(SoC)集成多种外设接口,其外设接口的验证工作已经成为芯片开发最耗时的环节之一。PCIe协议为系统内部提供了高速的点对点串行互联服务,同时还支持热插拔和热交换,逐渐成为一种通用的总线协议。使用传统硬件描述语言(HDL)对PCIe接口设计进行验证时,存在短时间内难以覆盖多种设计场景和边界条件,以及验证不完备等问题。为了解决上述问题,利用统一验证方法学(UVM)搭建1个PCIe接口的验证平台。该平台采用UVM定义的框架和测试类,实现了顶层环境集成和测试约束的设计,具有可重用性强和验证全面的特点。实现的内容包括SoC系统级环境集成、待测模块设计与连接、验证平台中sequencer类和monitor类的实现,以及部分接口设计。为了确保测试用例覆盖尽可能多地设计状态和路径,针对性地划分不同功能点,并设计约束条件。通过多种覆盖率指标对测试用例的有效性和覆盖程度进行评估。实验结果表明,该验证平台能缩短验证周期,使综合覆盖率提高30%以上。

基于UVM的异步接口CAN控制器验证平台

针对带有异步接口的CAN控制器,设计实现了一种基于UVM的随机化、可重用的功能验证平台。该平台使用面向对象的UVM类搭建,代码可重用性更强,开发周期更短;引入随机化程度更高的激励加快功能验证的收敛速度,且更加贴近芯片的实际应用场景;自动化比对机制可以实时地输出结果报告,便于问题的定位和调试。平台独创性地实现了CAN总线代理器和异步接口驱动器两个组件,兼容CAN 2.0B标准协议和Intel/Motorola异步接口时序,实现了平台与DUT的数据交互。实验结果表明,设计验证平台可以有效验证待测设计异步接口CAN控制器。

基于UVM的报文验收滤波模块验证方法

针对当前芯片验证平台搭建速度慢和验证覆盖率收集困难的问题,提出一种基于通用验证方法学(UVM)的报文验收滤波模块验证方法。该方法利用Python脚本语言搭建UVM平台框架结构,引入随机事件种子并结合可约束随机测试技术收集验证覆盖率,实现报文验收滤波模块的验证。测试结果表明,该方法收集模块功能的验证覆盖率为100%,与Verilog语言搭建的验证平台相比,代码数据量减少94%,缩短验证平台搭建时间。

采用UVM的数字抽取滤波器的验证

采用通用验证方法学(UVM)搭建验证平台,以Sigma_Delta A/D转换器中的数字抽取滤波器为验证对象,重点分析UVM验证平台的设计方法.利用该UVM验证平台,产生随机化的测试向量,对数字抽取滤波器模块进行全面的验证,最终达到覆盖率要求.通过与传统定向测试平台的验证结果对比,可以得出使用通用验证方法学的验证效率与验证能力更高.

基于UVM的AMBA总线接口通用验证平台

根据摩尔定律的发展规律,集成电路的规模越来越大,单颗芯片可集成的电路越来越复杂.在一个SoC芯片的研发周期中,前仿验证工作随着芯片功能复杂程度验证难度增加,导致前仿验证时间不可控,如何在有限时间内可靠的、高效地完成复杂芯片验证工作是目前面对的问题.针对这一问题,本文定制一个基于UVM方法学的AMBA总线接口通用验证平台,该平台结构具有可扩展性、验证激励具有随机性、验证结果具有可靠性,能够支持AMBA-APB、AMBA-AHB、AMBA-AXI接口类型的待测模块的验证工作.针对目标可以快速地搭建验证平台,减少前仿验证的准备工作,UVM平台能够产生带约束随机数据,验证结果汇成覆盖率报告,能够保障验证工作的高效以及完备性.

基于UVM方法的FPGA验证技术

针对现场可编程逻辑门阵列(FPGA)在雷达信号处理领域日趋显现的重要性,通过对传统FPGA功能仿真验证的分析,指出必须对FPGA设计进行充分的验证以提高相应雷达产品的性能和可靠性。本文以某星载雷达波束控制FPGA软件的功能验证为背景,基于通用验证方法学(UVM),提出并实现了一种高效可重用的FPGA验证平台。验证结果表明,该方法建立起的验证平台具备较强的通用性,并可有效提高验证效率及完备性。

一种可暂停的低功耗DMA控制器设计及验证

通过分析直接内存存取(DMA)控制器的工作原理和主要功耗来源,发现其在空闲状态时依然存在功耗较高的问题,为了解决空闲状态功耗损失问题以及满足DMA控制器实际传输过程中可能出现的暂停需求,提出了一种可暂停的低功耗DMA控制器设计方案。采用自适应时钟控制机制,通过加入时钟门控技术,根据DMA数据传输需求动态调整时钟,使DMA引擎模块功耗降低了62%。针对暂停需求,采用了一种可暂停的控制策略,通过加入暂停指令,实现对DMA传输的实时暂停和恢复,提高了DMA控制器的灵活性。为了保证DMA控制器功能的正确性和完备性,采用基于覆盖率驱动验证(CDV)的验证策略,划分DMA控制器的功能点,针对每个功能点编写测试用例,搭建通用验证方法学(UVM)仿真验证平台,进行大量随机测试和定向测试,给出了测试的结果以及完整的覆盖率分析结果。

基于GRU_LSTM及RL算法的伪随机指令生成器

在CPU验证过程中,传统伪随机指令生成器通过生成大量合法无序的指令序列,从而实现功能覆盖率或代码覆盖率的验证目标。然而,没有趋向针对性的指令生成,为达到指标需要耗费大量的人力及时间成本。该文以一款基于精简指令集(RISC-V)自研核心为例,在基于通用验证方法学(Universal Verification Methodology, UVM)的验证平台上设计出一种伪随机指令生成器,并针对普通伪随机指令生成器覆盖率低、收敛速度慢的问题,建立GRU_LSTM算法模型,并结合强化学习(Reinforcement Learning, RL)算法构建新算法模型RLGRU_LSTM应用于伪随机指令生成过程,并且针对RL方向决策,提出了基于霍夫曼编码的CPU指令包编码方式训练opcode分布,同时融合了CPU指令类型和指令间执行顺序因素,快速捕获人工定向验证预料不到的验证盲点,有效加快了代码覆盖率达到预期的进程。该文着重描述伪随机指令生成器及RLGRU_LSTM算法对模型训练过程的指导。实验结果表明,与直接使用伪随机指令生成技术相比,该方法在约定伪随机指令条目下,相比传统伪随机方法能提高约19%的覆盖率,收敛至目标覆盖率消耗时长减少22%。

基于UVM的AXI4-Stream可重用验证平台设计

文章针对传统寄存器传输级代码验证平台重用性差、覆盖率低以及自动化程度低等问题,利用通用验证方法学(universal verification methodology,UVM)设计了一个支持多AXI4-Stream设备互联结构验证的通用AXI4-Stream验证平台;设计了受约束随机测试、基础测试及直接测试3种测试用例,并采用功能覆盖率模型自动统计功能覆盖率。仿真结果表明,该验证平台功能覆盖率达到100%,具有良好的可配置性与可重用性,可显著提高验证效率。

基于UVM的可重用SoC功能验证环境

现在系统级芯片(So C)系统集成度和复杂度不断提高,验证环节消耗时间占用了芯片研发时间的70%,芯片验证已经成为芯片研发中最关键的环节。目前业界验证方法大多有覆盖率低和通用性差等缺点,基于上述原因提出了一种新的验证方法。与传统验证方法和单纯的通用验证方法学(UVM)不同,该方法结合系统级芯片验证和模块级验证的特点,并且融合UVM和知识产权验证核(VIP)模块验证的验证技术,且使用了So C系统功能仿真模型以提高验证覆盖率和准确性。验证结果表明,同一架构系列So C芯片可以移植于该验证平台中,并且可大幅缩短平台维护与开发时间,采用该验证方法的代码覆盖率为98.9%,功能覆盖率为100%。

基于SystemVerilog-UVM的Mickey 2.0 RTL级验证

为解决传统验证平台中时钟生成、复位操作、激励生成以及时序控制等结构混乱的问题,对主流的通用验证方法学UVM进行研究,分析验证组件的特性及组织方式,提出层次化可重用的验证平台。采用动态参数配置、动态组件创建和用户代码回调插入等方法实现验证平台的灵活性,基于该平台完成对同步序列密码算法Mickey 2.0RTL模型的功能验证。仿真结果表明,基于UVM的验证平台有效提高了功能覆盖率和代码覆盖率,保证了设计功能的完备性。

应用直接编程接口技术提高片上系统的UVM验证重用性

提出一种提高片上系统的UVM验证重用性方案,应用直接编程接口技术,实现通用验证方法学和C语言程序的交互通信.该方法不仅降低了通用验证方法学使用的复杂度,而且使得C语言测试用例可以在不同的测试层次中移植重用,例如C测试代码可以从模块级到片上系统级的重用.以SPI控制器验证本方案,搭建其UVM验证平台,编写大量的UVM和C测试用例,使其功能覆盖率达到100%,并通过虚拟处理器方案保证C测试用例从模块级复用到系统级的可行性.实验过程中激励开发简单且调试方便,可以实现UVM环境和测试用例的重用,从而提高片上系统的UVM验证重用性,达到缩短芯片开发时间的目的.

基于UVM验证方法学的存储转发系统验证

针对存储转发系统数据随机性、不同接口之间时序异步的特点,提出了不同于典型平台的事物级数据结构和参考模型设计,构建基于System Verilog语言的通用验证方法学(UVM)的验证平台。验证结果表明,此验证平台能够灵活控制随机约束和验证进程,优化验证事务。该平台提高了验证的效率和验证平台的可重用性,较好地满足了超大规模可编程逻辑器件验证需要。

基于UVM的FPGA软硬件联合仿真验证技术研究

提出了一种基于UVM的FPGA软硬件联合仿真验证技术。该技术基于标准UVM架构,实现了一种软硬件联合仿真验证平台。该技术的实现包含PC主控机、PCI接口驱动总线、被测FPGA和FPGA目标测试硬件平台以及软硬件联合仿真管理软件。该系统具有层次化验证环境、随机配置测试用例及自动化测试结果判读和覆盖率统计及加速仿真验证特点。文中还结合具体设计,进行了该项技术的实现过程和运行测试说明。

基于FPGA的PIE编码与UVM验证平台的设计

国际标准ISO/IEC18000-6规定脉冲间隔编码(PIE)作为RFID数字基带系统中阅读器发送链路的编码方式。采用Verilog语言对该模块进行设计,用QuartusⅡ软件综合并下载到FPGA开发板上,并使用SignalTapⅡ逻辑分析仪对信号进行采集和分析。此外,在设计的基础上添加了UART收发模块,实现PC和FPGA板的通信。为了对PIE编码进行充分验证,基于UVM验证方法学和直接编程接口C(DPI-C),设计并实现了一种高效且可复用的验证平台,驱动器和监测器分别实现向DUT发送激励及收集输出结果的功能。参考模型与DUT的输出结果在记分板中对比一致,功能覆盖率达到了100%,提高了验证效率及完备性。

基于UVM的软硬件协同验证平台设计

随着芯片的规模和复杂度日益增大,软件环境下的功能验证越来越无法满足高效率的芯片生产流程的需求。因此,验证效率的提高变得十分关键。针对RFID数字基带系统中标签——阅读器链路的FM0和Miller编码模块,利用FPGA硬件平台的高速性能和面向对象编程的优势,搭建了一种基于覆盖率驱动的UVM软硬件协同验证平台。FPGA端将集成有RS-232串口收发模块的可综合待测设计下载到硬件上,PC端采用winsock API编写数据上行和下行通路的C程序。验证平台仍保留在仿真软件QuestaSim中运行,并通过DPI接口调用的方式与硬件平台进行通信。最终,上述方案在Altera开发板实现。实验结果表明,该验证平台的功能覆盖率达到100%,能够有效提高验证效率并且能够为大规模SoC的验证所用,同时还具有硬件资源占用率低以及可维护性和可复用性强的优点。

UVM方法学在核安全级可编程逻辑仿真验证中的应用

核电DCS系统中大量应用CPLD及FPGA产品,可编程逻辑产品的仿真验证是保证产品质量的重要环节。本文不同于传统的验证方法,首次将UVM验证方法应用于核安全级DCS产品可编程逻辑验证。采用独立开发的测试IP,通过灵活复用,为搭建仿真测试环境带来方便,简化了过程。采用受约束随机激励及自动检查保证测试的准确性及充分性,避免单纯用人工检查,在保证覆盖率指标的基础上,提高了测试自动化水平。目前,此方法已经用于DCS系统通信路由以及优选装置的逻辑验证。

基于UVM的I^2S验证IP设计

文章采用统一验证方法学(universal verification methodology,UVM)技术开发了符合I2S(inter-IC sound)接口协议的验证IP(intellectual property),并构建了自测试验证平台对其功能进行检验。自测试验证平台产生受约束的随机激励信号检查所实现的I2S协议,测试该验证IP的功能,并通过功能覆盖率来完善验证IP的设计。仿真结果表明,该验证IP可正确模拟I2S总线的数据通讯,功能覆盖率达到100%。

基于UVM的FPGA测试技术的研究

FPGA设计规模和复杂度的急剧增加使得对其测试的难度提高。本文研究UVM(通用验证方法学)架构和特点,采用UVM搭建验证平台,以TS101作为上位机、FPGA作为其接口控制功能为例,验证FPGA逻辑设计的正确性。

基于UVM验证方法学的数字交换芯片验证平台

采用统一验证方法学(universal verification methodology,UVM)搭建验证平台,对数字交换芯片的功能进行验证[1]。由于数字交换芯片的数据处理量较大,验证平台产生受约束的随机激励来验证数字交换芯片的功能,并通过代码覆盖率和功能覆盖率来完善验证用例。仿真结果表明,通过该验证平台验证数字交换芯片的功能正确,功能覆盖率达到100%,并通过机台测试。