大功率射频Si-VDMOS功率晶体管研制

介绍了大功率射频硅-垂直双扩散金属氧化物场效应晶体管(Si-VDMOS)的研制结果,采用栅分离降低反馈电容技术、多子胞降低源极电感技术等,从芯片原理着手,比较分析两种芯片结构设计对反馈电容的影响,以及两种布局引线对源极电感的影响,并研制出了百瓦级以上大功率射频Si-VDMOS功率晶体管系列产品。产品主要性能如下:在工作电压28 V及连续波下,采用8胞合成时,225 MHz输出功率达200 W以上,500 MHz输出功率达150 W以上;进一步增加子胞数量,采用12胞合成时,225 MHz输出功率达300 W以上,同时具备良好的增益及效率特性,与国外大功率射频Si-VDMOS功率晶体管的产品参数相比,达到了同类产品水平。

功率VDMOS器件的研究与发展

简要介绍了垂直双扩散功率场效应晶体管(VDMOS)的研究现状和发展历史。针对功率VDMOS器件击穿电压和导通电阻之间存在的矛盾,重点介绍了几种新型器件结构(包括沟槽栅VDMOS、超结VDMOS、半超结VDMOS)的工作原理和结构特点,以及其在制造工艺中存在的问题。对不同器件结构的优缺点进行了比较分析。对一些新型衍生结构(包括侧面多晶硅栅VDMOS、边氧沟道VDMOS和浮岛VDMOS)的特点进行了分析,叙述了新型SiC材料在VD-MOS器件中应用的最新进展,并指出了存在的问题和未来发展趋势。

600V VDMOS器件的反向恢复热失效机理

为了研究VDMOS器件体二极管在反向恢复过程中的失效机理,详细分析了600 V VDMOS器件体二极管的工作过程,采用TCAD模拟软件研究了体二极管正向导通和反向恢复状态下的载流子密度分布及温度分布情况.模拟结果表明,VDMOS器件的体二极管在正向导通时,器件终端区同样会贮存大量的少数载流子,当体二极管从正向导通变为反向恢复状态时,贮存的少数载流子会以单股电流的形式被抽取,使得VDMOS器件中最靠近终端位置的原胞中的pbody区域温度升高,从而导致该区域寄生三极管基区电阻增大、发射结内建电势降低,最终触发寄生三极管开启,造成VDMOS器件失效.分析结果与实验结果一致.

功率VDMOSFET单粒子效应研究

阐述了空间辐射环境下n沟功率VDMOSFET发生单粒子栅穿(SEGR)和单粒子烧毁(SEB)的物理机理。研究了多层缓冲局部屏蔽抗单粒子辐射的功率VDMOSFET新结构及相应硅栅制作新工艺。通过对所研制的漏源击穿电压分别为65V和112V两种n沟功率VDMOS-FET器件样品进行锎源252Cf单粒子模拟辐射实验,研究了新技术VDMOSFET的单粒子辐射敏感性。实验结果表明,两种器件样品在锎源单粒子模拟辐射实验中的漏源安全电压分别达到61V和110V,验证了新结构和新工艺在提高功率VDMOSFET抗单粒子效应方面的有效性。

一种200V/100A VDMOS器件开发

分析了功率MOSFET最大额定电流与导通电阻的关系,讨论了平面型中压大电流VDMOS器件设计中导通电阻、面积和开关损耗的折衷考虑,提出了圆弧形沟道布局以增大沟道宽度,以及栅氧下部分非沟道区域采用局域氧化技术以减小栅电容的方法,并据此设计了一种元胞结构。详细论述了器件制造过程中的关键工艺环节,包括栅氧化、光刻套准、多晶硅刻蚀、P阱推进等。流水所得VDMOS实测结果表明,该器件反向击穿特性良好,栅氧耐压达到本征击穿,阈值电压2.8V,导通电阻仅25mΩ,器件综合性能良好。

VDMOS横向变掺杂终端的优化与设计

击穿电压是垂直双扩散场效应晶体管(VDMOS)最重要的参数之一,器件的耐压能力主要由终端决定,终端区耗尽层边界的曲率半径制约了击穿电压的提升。横向变掺杂(Variable Lateral Doping)技术是调整深阱杂质的注入开窗和掩膜间距,在终端形成一个渐变的P型轻掺杂区,使反向偏压下终端区耗尽层边界的曲率半径变大。通过计算机仿真软件Sentaurus TCAD设计了一种650 V横向变掺杂结构终端。仿真结果表明,横向变掺杂结构终端可以有效缩小芯片面积和提高击穿电压,横向变掺杂结构终端的反向击穿电压为700 V,终端长度为118μm。与有相同击穿电压的场限环结构终端相比,其终端长度减小了25. 8%。此外,工艺设计复杂,但设计方法可以作为实际制造的参考。

700V VDMOS终端结构优化设计

基于垂直双扩散金属氧化物(VDMOS)场效应晶体管终端场限环(FLR)与场板(FP)理论,在场限环上依次添加金属场板与多晶硅场板,并通过软件仿真对其进行参数优化,最终实现了一款700 V VDMOS终端结构的优化设计。对比场限环终端结构,金属场板与多晶硅复合场板的终端结构,能够更加有效地降低表面电场峰值,增强环间耐压能力,从而减少场限环个数并增大终端击穿电压。终端有效长度仅为145μm,击穿电压能够达到855.0 V,表面电场最大值为2.0×105V/cm,且分布比较均匀,终端稳定性和可靠性高。此外,没有增加额外掩膜和其他工艺步骤,工艺兼容性好,易于实现。

基于MET模型的VDMOSFET建模

研究了VDMOS的独特结构,建立了适合该器件的拓扑结构,电容、源漏二极管和源漏电流方程,提出了一个基于MET模型的VDMOS模型。以Verilog-A语言嵌入到EDA设计工具Cadence和电路模拟程序HSPICE中,基于Verilog-A的仿真结果可实现与测试数据的准确拟合。应用模型到士兰微电子S-Rin系列第三代高压VDMOS产品的建模中,工作电压涵盖500V、600 V、650 V和800 V,测量和仿真所得I-V,C-V特性曲线对比结果吻合很好,验证了模型具有良好的精度,可以表征VDMOS交直流特性。

具有ESD防护及过流保护功能的VDMOS设计

提出了一种芯片集成实现ESD防护及过流保护功能的VDMOS器件设计。在对电流采样原理分析的基础上,提出了一种适用于功率器件的局域电流采样方法及对应的过流保护电路结构,该方案具有结构简单、低功耗的特点。利用反向串联多晶硅二极管实现对VDMOS器件栅氧化层的ESD保护。完成了VDMOS的工艺流程设计,实现了保护电路中各子元件与主功率器件的工艺兼容。二维数值模拟表明:所设计的过流保护电路在室温下能实现38.4 A的限流能力,ESD保护能够达到2 000 V(HBM),能有效提高VDMOS在系统中的稳定性和可靠性。

功率VDMOS器件的新型SPICE模型

为解决垂直双扩散金属氧化物半导体(VDMOS器件)模型精确度差的问题,建立了一套新的VDMOS模型.与其他模型相比,该模型在VDMOS器件源极、漏极、栅极3个外部节点的基础上,又增加了4个内部节点,从而将VDMOS器件视为1个N沟道金属氧化物半导体(NMOS)与4个电阻的串联.采用表面势建模的原理计算了积累区的电阻,并对寄生结型场效应晶体管(JFET)耗尽及夹断2种状态进行分析,计算出寄生JFET区的电阻.分别考虑VDMOS器件外延层区与衬底区的电流路径,建立了这2个区域的电阻模型.模型仿真值与器件测试值的比较结果表明,该模型能够准确拟合VDMOS器件线性区、饱和区及准饱和区的电学特性.

功率VDMOS器件ESD防护结构设计研究

随着半导体工艺的不断发展,器件的特征尺寸在不断缩小,栅氧化层也越来越薄,使得器件受到静电放电破坏的概率大大增加。为此,设计了一种用于保护功率器件栅氧化层的多晶硅背靠背齐纳二极管ESD防护结构。多晶硅背靠背齐纳二极管通过在栅氧化层上的多晶硅中不同区域进行不同掺杂实现。该结构与现有功率VDMOS制造工艺完全兼容,具有很强的鲁棒性。由于多晶硅与体硅分开,消除了衬底耦合噪声和寄生效应等,从而有效减小了漏电流。经流片测试验证,该ESD防护结构的HBM防护级别达8 kV以上。

VDMOS器件高温热载流子效应的研究

用二维器件仿真软件Silvaco-Atlas模拟了VDMOS器件工作时产热分布,观察到高温区集中分布在沟道末端及积累层区域。仿真了自加热效应情形下的输出特性曲线,图像显示曲线在达到饱和点后随漏电压增大有下降趋势。结合理论揭示了自加热效应造成器件电学参数退化机理。通过建立衬底电流模型,分析了衬底电流受偏置电压和温度影响的变化过程。结果表明:在偏置电压固定时,衬底电流随温度升高呈先下降后升高的变化过程;在高温和高偏置电压下衬底电流有指数上升趋势,而且正比于阈值电压、饱和漏电流以及传输特性等电学特性的退化。

超结VDMOS漂移区的几种制作工艺

超结VDMOS与常规VDMOS的主要差异在于漂移区,超结VDMOS是在常规VDMOS的n型漂移区中插入了p型区。此p型区具有较大的深度与宽度比,利用一次注入与驱入工艺无法实现,所以这种超结结构的制造工艺难度比常规VDMOS大。介绍了目前实现超结结构的多次外延与注入法、多次高能离子注入法、深沟槽填p型外延法及深沟槽侧壁倾斜注入法四种主要工艺方法,重点探讨了每种方法的优缺点、制造工艺难度和适用性。对各种方法的产业化前景进行了分析,认为深沟槽填p型外延法是最适宜产业化的工艺技术。

VDMOS准饱和特性数学模型研究

借助电脑软件仿真深入研究了VDMOS电场分布特性,并且从数学角度研究了VDMOS漂移区垂直方向上电压降落的情况。建立了VDMOS准饱和特性的数学模型,给出了VDMOS工作在临界准饱和区域的栅极电压的计算方法,为器件工作的安全区域设定了边界条件。在研究过程中发现,VDMOS漂移区垂直方向上的电场最大值出现的位置基本固定不变,它不随着栅极电压、漂移区掺杂浓度和栅氧厚度的变化而变化,而是随着漏电压的变化而变化,这主要是由于漂移区内B区域横截面积和电子速度都在随着栅极电压的增大而增大造成的。此结论不仅为文中准饱和模型的创建提供了一种简便的方法,而且对以往模型的简化和改进提供了理论依据。

一种新型VDMOS器件结构的设计与实现

垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件是一种以多子为载流子的器件,具有开关速度快、开关损耗小、输入阻抗高、工作频率高以及热稳定性好等特点。提出一款60 V平面栅VDMOS器件的设计与制造方法,开发出一种新结构方案,通过减少一层终端层版图的光刻,将终端结构与有源区结构结合在一张光刻版上,并在终端工艺中设计了一种改善终端耐压的钝化结构,通过使用聚酰亚胺光刻胶(PI)钝化工艺代替传统的氮化硅钝化层。测试结果表明产品满足设计要求,以期为其他规格的芯片设计提供一种新的设计思路。

功率VDMOS器件高温直流应力下退化及失效机理研究

研究了垂直双扩散金属氧化物半导体(VDMOS)功率器件在高温和直流应力下的退化和失效过程及机理。测量了栅极阈值电压[U_(GS(th))]、栅极-源极漏电流(I_(GSS))、静态漏极-源极通态电阻[R_(DS(on))]、漏极-源极击穿电压(U_(DSS)),发现R_(DS(on))在应力时间672～864 h范围内开始变大直至测试结束,其他各项电学参数总体保持稳定。测量了器件结到热沉的热阻(R_(TH)), R_(TH)保持稳定。研究表明器件的栅极、漏极、器件内部结构和焊料、管壳基本不受应力影响。对烧毁的器件进行微区分析,扫描电镜图片表明损坏区域在源极上表层和源极引线位置,和电学参数、R_(TH)值的分析相一致。R_(DS(on))的增加是由包括引线在内的源极封装和源极欧姆接触电阻增大导致,超过阈值时将导致器件烧毁。研究结果有助于提高恶劣工况下的VDMOS功率器件可靠性。

一种双扩散p阱nMOS器件新结构

本文介绍了一种适用于ＶＤＭＯＳ功率集成电路的双扩散ｐ阱ｎＭＯＳ器件新结构，该结构具有与ＶＤＭＯＳ工艺完全兼容和加工工艺简单的特点。利用这种结构可实现ｎＭＯＳ处理电路与衬底间的ｐｎ结隔离，并且隔离电压接近ＶＤＭＯＳ管的耐压。通过调节源、漏扩散窗口间距，可以在小范围内调整ｎＭＯＳ管的阈值电压。这种双扩散ｎＭＯＳ器件结构，特别适合于制作单驱动器件的ＭＯＳ功率集成电路。

1GHz微波功率MOSFET的研究

分析了影响VDMOS器件频率性能的一些关键参数,研制出1GHz输出功率10W,增益8dB的VDMOS器件。验证了VDMOS器件在这一频段的工作性能。测试结果与设计指标和理论计算基本符合,说明理论分析准确。

一种适合于OLED电视电源应用的新型超级结MOSFET

提出了一种新型超级结MOSFET结构,通过优化Si表面漂移区的杂质分布以抑制器件的结型场效应管(JFET)效应,改善器件特性。首先通过技术计算机辅助设计(TCAD)模拟并对比了新型超级结MOSFET和现有超级结MOSFET的电场强度分布、栅漏耦合电容随漏极电压的变化和开关过程,发现600 V新型超级结MOSFET比现有600 V超级结MOSFET的击穿电压提高了15 V、比导通电阻减小约3%,开关特性得到了大幅改善,器件关断时漏极电压尖峰降低41 V,栅极电压尖峰降低10 V。该新型超级结MOSFET在国内晶圆制造平台上成功制作,获得了优异的器件性能。在300 W有机发光二极管(OLED)电视电源板上进行替代纵向双扩散MOSFET(VDMOSFET)的对比测试,发现电源系统使用该新型超级结MOSFET比使用现有超级结MOSFET,其电磁干扰(EMI)性能改善了4.32~5.8 dB;与使用VDMOSFET相比,在保持EMI性能同等水平的同时,系统效率提高了0.52%。

垂直双扩散金属-氧化物半导体场效应晶体管电学法热阻测试中测试电流的研究

本文针对垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试的关键参数——测试电流的影响因素进行研究,测试电流选择恰当与否是热阻测试的先决条件。通过理论分析和三款典型垂直双扩散金属-氧化物半导体场效应晶体管器件的试验验证,得出一种通过测试电流自升温、测试延迟时间及校温曲线这3个方面有效确定垂直双扩散金属-氧化物半导体场效应晶体管器件电学法热阻测试时测试电流的方法。