期刊文献+
共找到28篇文章
< 1 2 >
每页显示 20 50 100
一种基于SOC的机载视频压缩系统设计
1
作者 臧兵 王梦凡 王晓伟 《无线互联科技》 2024年第1期31-33,共3页
针对目前机载设备对于大容量全高清视频压缩系统提出的高带宽、低延迟、高稳定、高集成化、高性能等需求,文章提出了一种低延时多路高清视频压缩系统。该系统设计能够实时处理视频数据,对多路高清视频同时压缩处理并存储视频数据,以SOC... 针对目前机载设备对于大容量全高清视频压缩系统提出的高带宽、低延迟、高稳定、高集成化、高性能等需求,文章提出了一种低延时多路高清视频压缩系统。该系统设计能够实时处理视频数据,对多路高清视频同时压缩处理并存储视频数据,以SOC视频压缩单元为核心设计低延时全高清视频压缩系统,在压缩过程中兼顾视频传输速度和图像质量的均衡要求,可以自适应进行多路不同分辨率的视频压缩。该压缩系统具有良好的应用前景。 展开更多
关键词 低延时 全高清 视频压缩 soc
下载PDF
System-on-a-Chip (SoC) Based Hardware Acceleration for Video Codec
2
作者 Xinwei Niu Jeffrey Fan 《Optics and Photonics Journal》 2013年第2期112-117,共6页
Nowadays, from home monitoring to large airport security, a lot of digital video surveillance systems have been used. Digital surveillance system usually requires streaming video processing abilities. As an advanced v... Nowadays, from home monitoring to large airport security, a lot of digital video surveillance systems have been used. Digital surveillance system usually requires streaming video processing abilities. As an advanced video coding method, H.264 is introduced to reduce the large video data dramatically (usually by 70X or more). However, computational overhead occurs when coding and decoding H.264 video. In this paper, a System-on-a-Chip (SoC) based hardware acceleration solution for video codec is proposed, which can also be used for other software applications. The characteristics of the video codec are analyzed by using the profiling tool. The Hadamard function, which is the bottleneck of H.264, is identified not only by execution time but also another two attributes, such as cycle per loop and loop round. The Co-processor approach is applied to accelerate the Hadamard function by transforming it to hardware. Performance improvement, resource costs and energy consumption are compared and analyzed. Experimental results indicate that 76.5% energy deduction and 8.09X speedup can be reached after balancing these three key factors. 展开更多
关键词 soc Software PROFILING HARDWARE ACCELERATION video CODEC
下载PDF
一种可重构的数字视频处理SoC芯片验证平台 被引量:5
3
作者 葛晨阳 王东 +2 位作者 孙宏滨 张超 张斌 《微电子学与计算机》 CSCD 北大核心 2009年第2期62-65,共4页
为降低平板电视数字视频处理芯片开发的成本和周期、适应平板显示器件技术的快速更新,提出了一种基于FPGA的可重构的数字视频处理SoC芯片验证平台,并详细介绍了该验证平台主子板分离设计的思想和结构组成.基于该平台的数字视频处理芯片D... 为降低平板电视数字视频处理芯片开发的成本和周期、适应平板显示器件技术的快速更新,提出了一种基于FPGA的可重构的数字视频处理SoC芯片验证平台,并详细介绍了该验证平台主子板分离设计的思想和结构组成.基于该平台的数字视频处理芯片DTV100验证过程说明该平台具有较强的通用性、可重用性和可配置性,缩短了芯片开发周期、降低了成本.该平台已成功地应用在数字视频处理系列芯片开发的设计流程中. 展开更多
关键词 数字视频 验证平台 soc 可编程逻辑门阵列 可重构
下载PDF
基于ADSP的视频SoC验证方案及其接口的设计 被引量:2
4
作者 李正卫 王卫东 许积文 《桂林电子科技大学学报》 2006年第6期460-463,共4页
视频SoC规模的飞速增长,给FPGA验证带来了很大的挑战,大容量的外部SDRAM以及更多的外设模块的采用,不但增加了硬件的复杂度,也给相应驱动程序的调试带来了很大的难度。为了全面有效地进行FPGA验证,提出了一种在SoC验证平台中利用ADSP-BF... 视频SoC规模的飞速增长,给FPGA验证带来了很大的挑战,大容量的外部SDRAM以及更多的外设模块的采用,不但增加了硬件的复杂度,也给相应驱动程序的调试带来了很大的难度。为了全面有效地进行FPGA验证,提出了一种在SoC验证平台中利用ADSP-BF 537作为处理器的验证方案,并重点介绍了ADSP外部M em ory总线和SoC系统总线(AHB)转换模块的设计。该方案已成功运用于视频SoC的验证系统中,既降低了开发成本,又提高了系统验证的效率和功能的完整性。 展开更多
关键词 视频soc FPGA 验证平台 ADSP-BF537 AHB
下载PDF
SystemC在SoC总线交易级建模的研究与应用 被引量:1
5
作者 陈琳 刘瑰 +1 位作者 徐晏琦 何红旗 《计算机工程》 CAS CSCD 北大核心 2006年第16期240-242,共3页
采用了SystemC,结合SoC片上总线,探讨了在交易级的建模方法,并结合数字视频后处理芯片给出了建模实例。基于SystemC的SoC总线模型有效地克服了SoC软硬件协同设计的时间瓶颈问题,提高了开发效率,缩短了产品的开发周期。
关键词 系统C建模语言 片上系统 交易级平台 视频后处理
下载PDF
数字视频处理接口的SoC设计方法
6
作者 张光烈 郑南宁 梁峰 《微电子学与计算机》 CSCD 北大核心 2003年第12期85-88,共4页
文章从SoC设计方法学的角度,讨论了基于SoC平台的数字视频处理IP的互连问题,并提出数字视频处理的数据总线和控制配置总线分离、同步的总线互连策略。同时,讨论了嵌入式专用视频处理在线配置的串行总线接口模块的设计,并针对视频处理参... 文章从SoC设计方法学的角度,讨论了基于SoC平台的数字视频处理IP的互连问题,并提出数字视频处理的数据总线和控制配置总线分离、同步的总线互连策略。同时,讨论了嵌入式专用视频处理在线配置的串行总线接口模块的设计,并针对视频处理参数配置的特点,提出了基于视频信号和系统时钟的双重同步结构。该设计已成功地应用于数字化处理电视芯片。 展开更多
关键词 数字视频处理接口 soc 设计方法 VLIS 超大规模集成电路 计算机
下载PDF
一种多媒体系统芯片M-SoC的总线调度策略
7
作者 蒋志迪 李东晓 +2 位作者 郑伟 王维东 姚庆栋 《电路与系统学报》 CSCD 北大核心 2007年第1期130-134,72,共6页
多媒体系统芯片(M-SoC)是一种典型的多任务系统芯片。芯片内部众多的数据请求源都要通过总线访问单一的片外存储器,合理调度这些总线请求成为系统设计的关键。本文通过详细分析总线上片内外数据通道的特点和数据流量,给出了一种基于多通... 多媒体系统芯片(M-SoC)是一种典型的多任务系统芯片。芯片内部众多的数据请求源都要通过总线访问单一的片外存储器,合理调度这些总线请求成为系统设计的关键。本文通过详细分析总线上片内外数据通道的特点和数据流量,给出了一种基于多通道DMA的总线调度策略,并将该策略成功运用于单芯片音视频解码系统芯片的总线设计中。该策略有效地融合了DMA请求和总线总裁问题,普遍适用于片级总线多请求的多媒体系统芯片。 展开更多
关键词 音视频解码 多媒体片上系统M—soc 总线仲裁
下载PDF
HDMI标准在高清视频编码SoC设计中的应用 被引量:4
8
作者 陈文娟 林涛 《电视技术》 北大核心 2008年第z1期74-75,共2页
介绍了HDMI接口标准的基本原理及传输过程中的TMDS视频数据的编解码算法。以H.264硬件编码器为例说明了HDMI接口在高清视频编码SoC设计和验证中的应用。
关键词 HDMI接口 TMDS H.264标准 编码器 高清晰度视频 片上系统
下载PDF
HDTV SoC平台中存储器控制及其VLSI优化 被引量:2
9
作者 邱琳 郑世宝 +1 位作者 王涛 王峰 《电视技术》 北大核心 2005年第11期41-44,共4页
在分析视频解码标准硬件实现要求的基础上,提出了SoC系统结构和SDRAM接口控制器的设计策略,包括冲突调度和面向提升带宽利用率的优化设计,并配置了一个二级请求缓冲池,配合固定优先级策略,解决了共享设备总线冲突问题;提出bank交叠方法... 在分析视频解码标准硬件实现要求的基础上,提出了SoC系统结构和SDRAM接口控制器的设计策略,包括冲突调度和面向提升带宽利用率的优化设计,并配置了一个二级请求缓冲池,配合固定优先级策略,解决了共享设备总线冲突问题;提出bank交叠方法隐藏读写等待时间,以达到提高带宽利用率的目的;另外,还用合并空闲状态的方法实现硬件可重用。 展开更多
关键词 片上系统 视频解码 SDRAM控制 调度策略 超大规模集成电路
下载PDF
HDTV SoC的图形引擎设计与实现 被引量:5
10
作者 顾亮 郑世宝 朱建清 《电视技术》 北大核心 2005年第11期54-56,共3页
介绍了在数字高清晰度电视(HDTV)片上系统(SystemonChip)中集成图形引擎的一种设计与实现。分析了图形引擎的硬件架构,并分模块介绍了BLT图形处理、图形显示(GraphicDisplayUnit)及其2倍图形放大、琢混合显示等功能。该图形引擎可为数... 介绍了在数字高清晰度电视(HDTV)片上系统(SystemonChip)中集成图形引擎的一种设计与实现。分析了图形引擎的硬件架构,并分模块介绍了BLT图形处理、图形显示(GraphicDisplayUnit)及其2倍图形放大、琢混合显示等功能。该图形引擎可为数字高清电视芯片、机顶盒芯片等各类视频处理系统提供强大的图形支持。 展开更多
关键词 片上系统 图形引擎 视频处理 显示芯片 高清晰度电视
下载PDF
基于SoC FPGA的音视频播放器设计 被引量:2
11
作者 黄燕华 杨秀芝 《电气开关》 2019年第3期27-30,共4页
本系统设计了一款基于SoC FPGA的音视频播放器,实现了音视频文件的正常解码和播放。该设计既发挥ARM强大的串行处理能力和处理复杂算法的优势,也发挥FPGA高速处理大量数据的优势。系统采用DE1 -SoC开发板,在硬件上,采用FPGA设计了 Mixer... 本系统设计了一款基于SoC FPGA的音视频播放器,实现了音视频文件的正常解码和播放。该设计既发挥ARM强大的串行处理能力和处理复杂算法的优势,也发挥FPGA高速处理大量数据的优势。系统采用DE1 -SoC开发板,在硬件上,采用FPGA设计了 Mixer,Frame read.VGA等IP核,并且在Qsys中利用AXI和Avalon总线连接各个IP核。在软件上,利用SD卡启动Linux操作系统,编写基于ARM硬核处理器的嵌入式系统软件应用程序控制整个硬件。最后通过板级验证实现了系统功能。实验结果显示,MPEG2视频解码速率大约18f/s,数据从ARM传输到FPGA的速率约为38M/s. 展开更多
关键词 soc FPGA 音视频播放器 LINUX操作系统
下载PDF
基于全可编程SOC的高速红外成像系统设计研究 被引量:10
12
作者 祝清瑞 汤心溢 +2 位作者 李争 吕侃 代具亭 《激光与红外》 CAS CSCD 北大核心 2016年第12期1491-1495,共5页
针对传统嵌入式系统难以处理和显示高速大数据量的红外图像的问题,介绍了基于Xilinx公司集成了双核ARM和FPGA的全可编程Zynq SOC的高速红外成像系统,其FPGA实现探测器图像采集、非均匀校正、VDMA视频流传输等功能,ARM处理器运行Linux系... 针对传统嵌入式系统难以处理和显示高速大数据量的红外图像的问题,介绍了基于Xilinx公司集成了双核ARM和FPGA的全可编程Zynq SOC的高速红外成像系统,其FPGA实现探测器图像采集、非均匀校正、VDMA视频流传输等功能,ARM处理器运行Linux系统,完成通过USB Wi Fi或千兆以太网的网络视频传输。实验结果显示该系统能够实现高速率、高分辨率的红外成像,功耗低,结构简单,通用性强。 展开更多
关键词 Zynq soc 高速红外成像 非均匀校正 VDMA 网络视频传输
下载PDF
基于SoC的小型集成化视频采集处理系统研究 被引量:6
13
作者 苏红 《计算机测量与控制》 2018年第12期171-174,205,共5页
由于传统视频采集和处理系统很难解决小体积、低功耗与高数据带宽和处理速度之间的矛盾,同时针对智能武器装备、工业自动化生产等领域对视频采集与处理系统小型化、集成化发展需求,基于Xilinx公司高性能Zynq-7000系列SoC芯片,搭建了一... 由于传统视频采集和处理系统很难解决小体积、低功耗与高数据带宽和处理速度之间的矛盾,同时针对智能武器装备、工业自动化生产等领域对视频采集与处理系统小型化、集成化发展需求,基于Xilinx公司高性能Zynq-7000系列SoC芯片,搭建了一种小型化、集成化、通用化视频采集处理平台系统;通过充分发挥SoC芯片集成ARM处理器软件可编程和FPGA硬件可编程优势,提出了利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法硬件加速的设计方法,不仅保证了视频采集和处理的实时性,而且实现了视频处理设备小型化、集成化、低功耗设计;对系统软硬件设计和各组成部分原理进行了介绍,并以Sobel边缘检测算子为实例,对系统功能和性能与传统处理方法进行了对比测试,验证了系统的有效性。 展开更多
关键词 Zynq-7000soc 小型集成化 视频采集处理
下载PDF
一种基于SOC的红外视频网络传输系统设计与实现 被引量:2
14
作者 梁梦凡 熊利祥 马德宝 《计算机与数字工程》 2017年第1期88-91,196,共5页
针对传统红外热像仪数据无法及时归总、不能在线实时监测问题,将红外热成像技术和网络传输技术相结合,在以SOC为核心的硬件平台上,设计并实现了一种红外视频的无压缩网络传输系统。该系统通过定制嵌入式Linux系统,编写网络传输软件将红... 针对传统红外热像仪数据无法及时归总、不能在线实时监测问题,将红外热成像技术和网络传输技术相结合,在以SOC为核心的硬件平台上,设计并实现了一种红外视频的无压缩网络传输系统。该系统通过定制嵌入式Linux系统,编写网络传输软件将红外探测器采集的红外视频通过网络无压缩地发送至PC的浏览器显示。实验分析与测试结果表明该系统能以零丢帧率与强鲁棒性在嵌入式Linux软件平台上实现红外视频的网络传输。该系统能够实现红外图像无压缩网络传输,并能保留图像细节信息,为后续红外图像处理提供保证,具有一定的研究和应用价值。 展开更多
关键词 红外视频 网络传输 soc 硬核处理器系统
下载PDF
基于SoC平台的AVS可变长解码器设计
15
作者 许苑丰 陈泳恩 +1 位作者 刘玮 王鹏 《电脑知识与技术》 2009年第9期7247-7248,7253,共3页
AVS是我国自主制定的音视频编码技术标准。可变字长编解码是AVS标准中的一项重要技术,该文提出了一种基于SoC平台的AVS可变字长解码(VLD)设计。根据AVS变长码表的特点,重新设计合理的变长码表减少时钟消耗,采用c语言和汇编语言进... AVS是我国自主制定的音视频编码技术标准。可变字长编解码是AVS标准中的一项重要技术,该文提出了一种基于SoC平台的AVS可变字长解码(VLD)设计。根据AVS变长码表的特点,重新设计合理的变长码表减少时钟消耗,采用c语言和汇编语言进行设计、模拟,并通过了SoC仿真平台验证。在164MHz工作频率下实现满足基准档次6.0级别的AVS高清视频码流的实时解码要求。 展开更多
关键词 AVS soc 解码器 变长解码
下载PDF
AVS 3D实时解码器在FPGA/SoC平台上的设计与实现
16
作者 任鹏飞 于鸿洋 《电子技术应用》 北大核心 2015年第5期28-31,共4页
AVS(audio video coding standard)工作组针对3D视频提出了双目立体视频编解码方案。以AVS双目拼接算法为核心,通过FPGA硬件加速模块完成双目立体ES流的语法元素解析,与So C开发板Xilinx ZYNQ 7020协同工作,创新性地在FPGA/So C协同平... AVS(audio video coding standard)工作组针对3D视频提出了双目立体视频编解码方案。以AVS双目拼接算法为核心,通过FPGA硬件加速模块完成双目立体ES流的语法元素解析,与So C开发板Xilinx ZYNQ 7020协同工作,创新性地在FPGA/So C协同平台上实现了AVS 3D实时解码器。通过HDMI接口将解码数据输出到三维显示设备,得到了具有深度信息的3D视频,验证了AVS 3D实时解码器的有效性。 展开更多
关键词 三维视频 双目拼接算法 解码器设计 FPGA/soc协同平台
下载PDF
IP复用技术的研究 被引量:9
17
作者 葛晨阳 徐维朴 孙飞 《微电子学》 CAS CSCD 北大核心 2002年第4期257-260,共4页
IP复用技术是目前 SOC设计方法的关键。首先介绍了 IP复用技术发展的历程以及 IP采用的形式、分类 ,提出了 IP复用的途径 ,比较了硬 IP和软 IP在 SOC设计中的复用过程 ,并提出了一种基于移植的硬 IP复用技术 ;最后 ,结合芯片开发实例 ,... IP复用技术是目前 SOC设计方法的关键。首先介绍了 IP复用技术发展的历程以及 IP采用的形式、分类 ,提出了 IP复用的途径 ,比较了硬 IP和软 IP在 SOC设计中的复用过程 ,并提出了一种基于移植的硬 IP复用技术 ;最后 ,结合芯片开发实例 ,阐述了在视频增强处理芯片开发过程中所采用的 展开更多
关键词 IP复用 soc 虚拟部件(VC) 视频增强处理芯片
下载PDF
一种集成24位YCbCr(8∶8∶8)硬件加速的LCD控制器 被引量:2
18
作者 刘翔 何咏 +1 位作者 戎蒙恬 刘文江 《信息技术》 2008年第1期5-8,共4页
提出一种改进的用于移动多媒体SoC芯片的LCD控制器的设计,它以很低的芯片面积为代价集成了24位YCbCr(8:8:8)硬件加速模块,其色度格式为4:2:0,适用于实时嵌入式视频播放器。对于解码所得24位YCrCb且其色度格式为4:2:0的视频... 提出一种改进的用于移动多媒体SoC芯片的LCD控制器的设计,它以很低的芯片面积为代价集成了24位YCbCr(8:8:8)硬件加速模块,其色度格式为4:2:0,适用于实时嵌入式视频播放器。对于解码所得24位YCrCb且其色度格式为4:2:0的视频数据,以FPGA实验表明,用本硬件加速后的视频播放速度提高了6%-60%,同时保证了图像的质量。 展开更多
关键词 soc LCD控制器 视频播放 YCbCr硬件加速
下载PDF
视频解码芯片中DDR SDRAM控制器的设计 被引量:4
19
作者 刘洋 林争辉 《计算机工程》 EI CAS CSCD 北大核心 2006年第1期240-241,263,共3页
介绍了高速DDRSDRAM控制器设计以及在视频解码芯片系统中的应用。该设计将DDR控制单元和系统内部总线仲裁单元较好地整合成统一的控制器。根据DDR的工作原理和系统带宽要求,给出了DDR控制器关键部分在结构上和时序上的优化方案。同时还... 介绍了高速DDRSDRAM控制器设计以及在视频解码芯片系统中的应用。该设计将DDR控制单元和系统内部总线仲裁单元较好地整合成统一的控制器。根据DDR的工作原理和系统带宽要求,给出了DDR控制器关键部分在结构上和时序上的优化方案。同时还给出了FPGA原型验证的策略以及最后FPGA和ASIC的实现结果。 展开更多
关键词 DDR SDRAM 视频解码芯片 H.264 片上系统
下载PDF
一款视频解码芯片的硬件仿真加速 被引量:1
20
作者 杨津 张盛 林孝康 《电子器件》 CAS 2010年第5期565-567,共3页
随着IC制造水平的提升和设计规模的增大,验证成为了IC设计的主要瓶颈之一。硬件加速器强大的仿真速度和查错能力使之成为大规模设计验证的优秀解决方案之一。根据视频解码芯片的需要,结合硬件加速器的特性,对视频解码芯片使用硬件加速... 随着IC制造水平的提升和设计规模的增大,验证成为了IC设计的主要瓶颈之一。硬件加速器强大的仿真速度和查错能力使之成为大规模设计验证的优秀解决方案之一。根据视频解码芯片的需要,结合硬件加速器的特性,对视频解码芯片使用硬件加速器进行硬件仿真加速,取得高于40倍的加速效果。 展开更多
关键词 硬件加速器 验证 视频解码芯片
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部