期刊文献+
共找到30篇文章
< 1 2 >
每页显示 20 50 100
Drop failure modes of Sn-3.0Ag-0.5Cu solder joints in wafer level chip scale package 被引量:5
1
作者 黄明亮 赵宁 +1 位作者 刘爽 何宜谦 《Transactions of Nonferrous Metals Society of China》 SCIE EI CAS CSCD 2016年第6期1663-1669,共7页
To reveal the drop failure modes of the wafer level chip scale packages (WLCSPs) with Sn-3.0Ag-0.5Cu solder joints, board level drop tests were performed according to the JEDEC standard. Six failure modes were iden... To reveal the drop failure modes of the wafer level chip scale packages (WLCSPs) with Sn-3.0Ag-0.5Cu solder joints, board level drop tests were performed according to the JEDEC standard. Six failure modes were identified, i.e., short FR-4 cracks and complete FR-4 cracks at the printing circuit board (PCB) side, split between redistribution layer (RDL) and Cu under bump metallization (UBM), RDL fracture, bulk cracks and partial bulk and intermetallic compound (IMC) cracks at the chip side. For the outmost solder joints, complete FR-4 cracks tended to occur, due to large deformation of PCB and low strength of FR-4 dielectric layer. The formation of complete FR-4 cracks largely absorbed the impact energy, resulting in the absence of other failure modes. For the inner solder joints, the absorption of impact energy by the short FR-4 cracks was limited, resulting in other failure modes at the chip side. 展开更多
关键词 Sn-3.0Ag-0.5Cu wafer level chip scale package solder joint drop failure mode
下载PDF
基于正交设计的WLCSP柔性无铅焊点随机激励应力应变分析 被引量:4
2
作者 梁颖 黄春跃 +2 位作者 黄伟 邵良兵 李天明 《焊接学报》 EI CAS CSCD 北大核心 2016年第2期13-16,129,共4页
对晶圆级芯片尺寸封装(wafer level chip scale package,WLCSP)柔性无铅焊点进行了随机振动应力应变有限元分析.以1号柔性层厚度、2号柔性层厚度、上焊盘直径和下焊盘直径4个结构参数作为关键因素,采用正交表设计了16种不同结构参数组... 对晶圆级芯片尺寸封装(wafer level chip scale package,WLCSP)柔性无铅焊点进行了随机振动应力应变有限元分析.以1号柔性层厚度、2号柔性层厚度、上焊盘直径和下焊盘直径4个结构参数作为关键因素,采用正交表设计了16种不同结构参数组合的柔性焊点,获取了16组应力数据并进行了方差分析.结果表明,焊点内最大应力应变随1号柔性层厚度和2号柔性层厚度的增加而减小;在置信度99%时,下焊盘直径和上焊盘直径对应力具有高度显著影响,在置信度95%时,1号柔性层厚度和2号柔性层厚度对应力具有显著影响;各因素对应力影响排序为:下焊盘直径影响最大,其次是上焊盘直径,再次是1号柔性层厚度,最后是2号柔性层厚度. 展开更多
关键词 晶圆级芯片尺寸封装 柔性无铅焊点 随机振动 有限元分析 方差分析
下载PDF
Self-adaptive phosphor coating technology for wafer-level scale chip packaging
3
作者 周琳淞 饶海波 +5 位作者 王伟 万贤龙 廖骏源 王雪梅 周炟 雷巧林 《Journal of Semiconductors》 EI CAS CSCD 2013年第5期96-99,共4页
A new self-adaptive phosphor coating technology has been successfully developed, which adopted a slurry method combined with a self-exposure process. A phosphor suspension in the water-soluble photoresist was applied ... A new self-adaptive phosphor coating technology has been successfully developed, which adopted a slurry method combined with a self-exposure process. A phosphor suspension in the water-soluble photoresist was applied and exposed to LED blue light itself and developed to form a conformal phosphor coating with self- adaptability to the angular distribution of intensity of blue light and better-performing spatial color uniformity. The self-adaptive phosphor coating technology had been successfully adopted in the wafer surface to realize a wafer- level scale phosphor conformal coating. The first-stage experiments show satisfying results and give an adequate demonstration of the flexibility of self-adaptive coating technology on application of WLSCP. 展开更多
关键词 white light-emitting diodes self-adaptive conformal coating wafer level encapsulation technology multi-chip packaging
原文传递
基于晶圆级技术的PBGA电路设计与验证
4
作者 文永森 罗曦 +2 位作者 杜映洪 刘勇 刘绍辉 《电子技术应用》 2024年第7期55-58,共4页
晶圆级封装技术可实现多芯片互连,但在封装尺寸、叠层数和封装良率等方面的问题限制了其在电路小型化进程中的发展。以一款扇出型晶圆级封装电路为例,基于先进封装技术,采用软件设计和仿真优化方式,结合封装经验和实际应用场景,通过重... 晶圆级封装技术可实现多芯片互连,但在封装尺寸、叠层数和封装良率等方面的问题限制了其在电路小型化进程中的发展。以一款扇出型晶圆级封装电路为例,基于先进封装技术,采用软件设计和仿真优化方式,结合封装经验和实际应用场景,通过重布线和芯片倒装的方式互连,完成了有机基板封装设计与制造,实现了该电路低成本和批量化生产的目标。本产品的设计思路和制造流程可为其他硬件电路微型化开发提供参考。 展开更多
关键词 晶圆级封装 电路小型化 芯片倒装 有机基板封装
下载PDF
WLCSP封装技术中的集成无源器件 被引量:1
5
作者 杨建生 《电子工业专用设备》 2007年第2期58-62,共5页
芯片规模封装技术一直倍受高性能、小形状因素解决方案在各类应用中的关注。芯片规模封装与球栅阵列(BGA)封装之间的区别变得不可分辨,已成为“细间距BGA”的同义词。芯片规模封装成本也是业界关注的焦点之一。芯片规模晶圆级封装是提... 芯片规模封装技术一直倍受高性能、小形状因素解决方案在各类应用中的关注。芯片规模封装与球栅阵列(BGA)封装之间的区别变得不可分辨,已成为“细间距BGA”的同义词。芯片规模封装成本也是业界关注的焦点之一。芯片规模晶圆级封装是提供小形状、高性能和低成本的最快途径。论述了集成无源器件加工、低成本化的晶圆级芯片规模封装技术。 展开更多
关键词 芯片规模封装技术 集成无源器件 晶圆级加工
下载PDF
WLCSP中微焊球结构尺寸对其热应力的影响 被引量:1
6
作者 洪荣华 王珺 《半导体技术》 CAS CSCD 北大核心 2012年第9期720-725,733,共7页
晶圆级芯片尺寸封装(WLCSP)微焊球结构尺寸对其热机械可靠性有重要的影响。通过二维有限元模拟筛选出对WLCSP微焊球及其凸点下金属层(UBM)中热应力影响显著的参数,采用完全因子实验和多因子方差统计分析定量评估各种因子影响的显著性,... 晶圆级芯片尺寸封装(WLCSP)微焊球结构尺寸对其热机械可靠性有重要的影响。通过二维有限元模拟筛选出对WLCSP微焊球及其凸点下金属层(UBM)中热应力影响显著的参数,采用完全因子实验和多因子方差统计分析定量评估各种因子影响的显著性,最后建立三维模型,用子模型技术研究关键尺寸因子对热应力变化的影响。研究发现,焊球半径是影响焊球热应力的最关键尺寸因子,电镀铜开口和铜焊盘厚度对焊球热应力的影响也较显著;钝化层开口和焊球半径是影响UBM热应力的最关键尺寸因子。随着焊球半径增大,焊球热应力减小。 展开更多
关键词 晶圆级芯片尺寸封装 有限元分析 尺寸参数 统计分析 子模型
下载PDF
用于车载激光雷达的高速窄脉冲栅极驱动器 被引量:2
7
作者 贾东东 赵永瑞 +3 位作者 师翔 李军建 贾凯烨 史亚盼 《半导体技术》 CAS 北大核心 2023年第8期699-705,共7页
针对车载激光雷达高频率、高精度的探测需求,提出了一种高速窄脉冲栅极驱动器,用于驱动激光雷达发射系统中的GaN HEMT开关管。基于0.18μm CMOS工艺进行驱动器的电路与版图设计,采用新型施密特触发器结构,并集成欠压锁存和过温保护功能... 针对车载激光雷达高频率、高精度的探测需求,提出了一种高速窄脉冲栅极驱动器,用于驱动激光雷达发射系统中的GaN HEMT开关管。基于0.18μm CMOS工艺进行驱动器的电路与版图设计,采用新型施密特触发器结构,并集成欠压锁存和过温保护功能。该驱动器选用晶圆级芯片封装(WLCSP)技术,最大程度上降低栅极路径上的寄生电感。对芯片进行测试,结果表明:驱动器最小输出脉冲宽度为1.06 ns,其上升时间为480 ps,下降时间为380 ps,输入信号到输出信号的延迟时间为3 ns,脉冲频率最高可达60 MHz。该驱动器具有脉宽窄、延时短、频率高、体积小等特点,可应用于车载激光雷达系统。 展开更多
关键词 窄脉冲 高速栅极驱动器 GaN HEMT 晶圆级芯片封装(wlcsp) 车载激光雷达
下载PDF
封装技术在5G时代的创新与应用 被引量:1
8
作者 张墅野 邵建航 何鹏 《微电子学与计算机》 2023年第11期9-21,共13页
5G时代的到来将通信系统的工作频段推入毫米波波段,这给毫米波器件的封装带来了挑战.5G系统需要将射频、模拟、数字功能和无源器件以及其他系统组件集成在一个封装模块中,这个要求恰恰体现了异质异构集成的特征.在所有的异质异构集成解... 5G时代的到来将通信系统的工作频段推入毫米波波段,这给毫米波器件的封装带来了挑战.5G系统需要将射频、模拟、数字功能和无源器件以及其他系统组件集成在一个封装模块中,这个要求恰恰体现了异质异构集成的特征.在所有的异质异构集成解决方案中,2.5D/3D系统级封装(System in Package,SiP)因其高度集成化被视为解决5G系统封装的重要突破口.文章以SiP为切入口,着重介绍了未来5G封装发展重点的2.5D/3D SiP技术以及目前备受瞩目的Chiplet技术.基于5G毫米波器件的系统级封装解决方案,探讨了适用于毫米波器件封装的基板材料以及SiP所需的先进封装技术.最后,针对5G天线模块的封装,介绍了片上天线和封装天线两种解决方案. 展开更多
关键词 5G器件封装 系统级封装 先进封装 封装基板 扇出晶圆级封装 片上天线技术 封装天线技术
下载PDF
基于FPGA的晶圆级芯片封装图像序列配准方法的设计与实现
9
作者 方俊杰 吴泽一 +2 位作者 黄煜萧 任青松 王赓 《电子技术应用》 2023年第12期90-97,共8页
针对未切割晶圆进行封装后的晶圆级芯片封装(WLCSP),12英寸晶圆以1μm物理分辨率进行自动光学检测(AOI)面临大幅面、高质量成像和成像速度的技术挑战。晶圆全局图像需由多幅扫描生成的局部图像序列拼接而成,为实现图像序列的高质量、高... 针对未切割晶圆进行封装后的晶圆级芯片封装(WLCSP),12英寸晶圆以1μm物理分辨率进行自动光学检测(AOI)面临大幅面、高质量成像和成像速度的技术挑战。晶圆全局图像需由多幅扫描生成的局部图像序列拼接而成,为实现图像序列的高质量、高速配准,在FPGA中采用OpenCL实现相位相关法进行四邻域棋盘配准。首先在构建二维FFT和互功率谱函数内核的基础上,采用双端口缓存和行缓存的设备全局内存对计算过程的频谱数据进行复用并应用内核通道级联提高配准速度,基于最小生成树优化配准结果降低全局图像坐标计算的累积误差,并经实际扫描图像验证配准算法及加速性能。 展开更多
关键词 晶圆级芯片封装 图像配准 FPGA OPENCL
下载PDF
具有散热结构的晶圆级扇出封装电路热阻研究
10
作者 葛盈飞 张荣臻 +1 位作者 王斌 牟博康 《电子质量》 2023年第7期24-28,共5页
为了改善芯片的散热状况,提高微系统的工作效率,对晶圆级扇出封装电路的传热性能展开了研究。发现粘接散热片能够将封装电路的表观热阻降低28.43%,大大地提高封装电路的运行速率。同时,热学仿真表明,添加散热片后,封装电路的计算热阻大... 为了改善芯片的散热状况,提高微系统的工作效率,对晶圆级扇出封装电路的传热性能展开了研究。发现粘接散热片能够将封装电路的表观热阻降低28.43%,大大地提高封装电路的运行速率。同时,热学仿真表明,添加散热片后,封装电路的计算热阻大幅下降。通过对比分析实验结果与仿真结果发现,散热片与芯片之间的粘结情况直接影响散热片的作用效果,粘接区域的空洞会使得测试结果与仿真结果存在较大偏差。 展开更多
关键词 晶圆级扇出封装 散热片 热阻 仿真 芯片
下载PDF
圆片级芯片尺寸封装技术及其应用综述 被引量:6
11
作者 成立 王振宇 +3 位作者 祝俊 赵倩 侍寿永 朱漪云 《半导体技术》 CAS CSCD 北大核心 2005年第2期38-43,共6页
综述了圆片级芯片尺寸封装(WL-CSP)的新技术及其应用概要,包括WL-CSP的关键工艺技术、封装与测试描述、观测方法和WL-CSP技术的可靠性及其相关分析等。并对比研究了几种圆片级再分布芯片尺寸封装方式的工艺特征和技术要点,从而说明了WL-... 综述了圆片级芯片尺寸封装(WL-CSP)的新技术及其应用概要,包括WL-CSP的关键工艺技术、封装与测试描述、观测方法和WL-CSP技术的可靠性及其相关分析等。并对比研究了几种圆片级再分布芯片尺寸封装方式的工艺特征和技术要点,从而说明了WL-CSP的技术优势及其应用前景。 展开更多
关键词 集成电路 圆片级芯片尺寸封装 技术优势 应用前景
下载PDF
电镀技术在凸点制备工艺中的应用 被引量:12
12
作者 罗驰 练东 《微电子学》 CAS CSCD 北大核心 2006年第4期467-472,共6页
简要回顾了微电子封装的发展历程;描述了FC、BGA、CSP以及WLP的基本概念;归纳了凸点类型以及各种凸点的不同用途;着重介绍了电镀金、金锡、锡铅、锡银和化学镀镍凸点的工艺过程,最后简单介绍了制备凸点的电镀设备。
关键词 微电子封装 芯片级封装 圆片级封装 电镀 凸点制备
下载PDF
声表面波器件小型化技术发展概述 被引量:8
13
作者 米佳 李辉 《压电与声光》 CSCD 北大核心 2012年第1期4-6,共3页
以EPCOS生产的声表面波(SAW)芯片级封装和晶圆级封装为例,介绍了声表面波器件小型化发展的趋势。着重介绍了声表器件芯片级封装技术发展的各个阶段器件的结构特点。详述采用倒装、贴膜和晶圆键合技术将声表面波器件的尺寸减至最小及后... 以EPCOS生产的声表面波(SAW)芯片级封装和晶圆级封装为例,介绍了声表面波器件小型化发展的趋势。着重介绍了声表器件芯片级封装技术发展的各个阶段器件的结构特点。详述采用倒装、贴膜和晶圆键合技术将声表面波器件的尺寸减至最小及后续声表面波器件组件化封装的趋势。 展开更多
关键词 声表面波 小型化封装 芯片级封装 晶圆级封装
下载PDF
MEMS封装技术 被引量:10
14
作者 陈一梅 黄元庆 《传感器技术》 CSCD 北大核心 2005年第3期7-9,12,共4页
介绍了微机电(MEMS)封装技术,包括晶片级封装、单芯片封装和多芯片封装、模块式封装与倒装焊3种很有前景的封装技术。指出了MEMS封装的几个可靠性问题,最后,对MEMS封装的发展趋势作了分析。
关键词 微机电封装 单芯片 多芯片 模块 晶片级 倒装焊
下载PDF
微机电系统封装技术 被引量:2
15
作者 潘开林 李鹏 +1 位作者 宁叶香 颜毅林 《微细加工技术》 EI 2008年第1期1-5,53,共6页
首先提出了MEMS封装技术的一些基本要求,包括低应力、高真空、高气密性、高隔离度等,随后简要介绍了MEMS封装技术的分类。在此基础上,综述了三个微机电系统封装的关键技术:微盖封装、圆片级芯片尺寸封装和近气密封装,并介绍了其封装结... 首先提出了MEMS封装技术的一些基本要求,包括低应力、高真空、高气密性、高隔离度等,随后简要介绍了MEMS封装技术的分类。在此基础上,综述了三个微机电系统封装的关键技术:微盖封装、圆片级芯片尺寸封装和近气密封装,并介绍了其封装结构和工艺流程。 展开更多
关键词 微机电系统封装 微盖封装 圆片级芯片尺寸封装 近气密封装
下载PDF
三维集成技术的现状和发展趋势 被引量:9
16
作者 吴际 谢冬青 《现代电子技术》 2014年第6期104-107,共4页
给出了三维技术的定义,并给众多的三维技术一个明确的分类,包括三维封装(3D-P)、三维晶圆级封装(3DWLP)、三维片上系统(3D-SoC)、三维堆叠芯片(3D-SIC)、三维芯片(3D-IC)。分析了比较有应用前景的两种技术,即三维片上系统和三维堆叠芯... 给出了三维技术的定义,并给众多的三维技术一个明确的分类,包括三维封装(3D-P)、三维晶圆级封装(3DWLP)、三维片上系统(3D-SoC)、三维堆叠芯片(3D-SIC)、三维芯片(3D-IC)。分析了比较有应用前景的两种技术,即三维片上系统和三维堆叠芯片和它们的TSV技术蓝图。给出了三维集成电路存在的一些问题,包括技术问题、测试问题、散热问题、互连线问题和CAD工具问题,并指出了未来的研究方向。 展开更多
关键词 三维集成电路 三维晶圆级封装 三维堆叠技术 三维片上系统
下载PDF
LED白光芯片的光色一致性及光谱优化设计方法研究 被引量:4
17
作者 罗亮亮 樊嘉杰 +3 位作者 经周 钱诚 樊学军 张国旗 《照明工程学报》 2018年第1期1-6,33,共7页
基于晶圆级芯片尺寸封装工艺的LED白光芯片具有高效节能、低热阻、小尺寸特点,被认为是未来制备高品质全光谱LED光源和模组的主要发展方向之一。针对自主研发的具有五面出光角度特点的LED白光芯片,采用光谱功率分布分析方法研究封装材... 基于晶圆级芯片尺寸封装工艺的LED白光芯片具有高效节能、低热阻、小尺寸特点,被认为是未来制备高品质全光谱LED光源和模组的主要发展方向之一。针对自主研发的具有五面出光角度特点的LED白光芯片,采用光谱功率分布分析方法研究封装材料和尺寸对白光芯片光色一致性的影响。研究结果表明:(1)荧光层厚度和蓝光芯片输出功率对于白光芯片的颜色一致性影响显著,因此在LED白光芯片的量产过程中需要严格控制压膜工艺的精度和芯片来料的输出功率;(2)LED白光芯片的光效与理论光效和蓝光芯片转化效率的乘积呈线性关系,且相对色温越低,线性相关系数越小。最后,建立了一套高效实用的配粉设计流程,针对配粉实验提出了一种快速优化光谱设计方法来制定最佳荧光粉配比,为LED白光芯片工艺设计提供指导。 展开更多
关键词 LED 白光芯片 晶圆级芯片尺寸封装 光谱功率分布 光色一致性
下载PDF
晶圆级芯片规模封装——微型表面贴装元器件
18
作者 杨建生 《电子工业专用设备》 2006年第11期50-55,共6页
概述了美国国家半导体的晶圆级芯片规模封装技术——也就是微型表面贴装元器件(Mi-croSMD)。采用8I/O数、凸点节距为0.5mm封装论证此新型封装技术,该技术满足于低管脚数模拟和无线元器件。较高管脚数(多达48)产品扩展在各种范围的限定... 概述了美国国家半导体的晶圆级芯片规模封装技术——也就是微型表面贴装元器件(Mi-croSMD)。采用8I/O数、凸点节距为0.5mm封装论证此新型封装技术,该技术满足于低管脚数模拟和无线元器件。较高管脚数(多达48)产品扩展在各种范围的限定条件之内。论述了封装结构、工艺流程及封装可靠性,并阐述了板级组装工艺过程和互连可靠性。 展开更多
关键词 芯片规模封装 CSP组装 CSP返修 封装可靠性 晶圆级封装技术
下载PDF
圆片级封装技术——超CSP^(TM)
19
作者 杨建生 《电子与封装》 2007年第5期4-8,共5页
文章论述了超CSPTM圆片级封装技术工艺。在封装制造技术方面此CSP封装技术的优越性在于其使用了标准的IC工艺技术。这不仅便于圆片级芯片测试和老炼筛选,而且在圆片制造末端嵌入是理想的。同时,文章也论述了超CSP封装技术的电热性能特征。
关键词 芯片级封装 CSP 超CSP^TM 圆片级封装
下载PDF
一种CMOS驱动器的晶圆级芯片尺寸封装
20
作者 刘秀博 王绍东 +1 位作者 王志强 付兴昌 《半导体技术》 CSCD 北大核心 2017年第10期779-783,共5页
采用晶圆级芯片尺寸封装(WLCSP)工艺完成了一款小型化CMOS驱动器芯片的封装。此WLCSP驱动器由两层聚酰亚胺(PI)层、重分配布线层、下金属层和金属凸点等部分构成。完成了WLCSP驱动器的设计,加工和电性能测试,并且对其进行了温度冲击、... 采用晶圆级芯片尺寸封装(WLCSP)工艺完成了一款小型化CMOS驱动器芯片的封装。此WLCSP驱动器由两层聚酰亚胺(PI)层、重分配布线层、下金属层和金属凸点等部分构成。完成了WLCSP驱动器的设计,加工和电性能测试,并且对其进行了温度冲击、振动和剪切力测试等可靠性试验。结果表明,经过晶圆级封装的CMOS驱动器体积为1.8 mm×1.2 mm×0.35 mm,脉冲上升沿为2.3 ns,下降沿为2.5 ns,开关时间为10.6 ns。将WLCSP的驱动器安装至厚度为1 mm的FR4基板上,对其进行温度冲击试验及振动试验后,凸点正常无裂痕。无下填充胶时剪切力为20 N,存在下填充胶时,剪切力为200 N。 展开更多
关键词 晶圆级芯片尺寸封装(wlcsp) 重分配布线层 金属凸点 CMOS驱动器 剪切力
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部