基于微谐振器的圆片级真空封装真空度测试技术

针对微电子机械系统(MEMS)圆片级封装腔体体积小、传统的真空封装测试方法适用性差的情况,研制了一种用于表征圆片级真空封装真空度的器件——MEMS微谐振器。利用此谐振器不仅可以表征圆片级真空封装真空度,也可用于圆片级真空封装漏率的测试。采用MEMS体硅工艺和共晶圆片键合技术实现了微谐振器的圆片级真空封装,利用微谐振器阻尼特性建立了谐振器品质因数与真空度的对应关系,通过设计的激励电路实现了微谐振器品质因数的在片测试,对不同键合腔体真空度下封装的MEMS微谐振器进行测试,测试结果显示该微谐振器在高真空度0.1~8 Pa范围内品质因数与真空度有很好的对应关系。

基于有限元分析的扇出型晶圆级封装组装工艺热循环仿真评价

本文对扇出型晶圆级封装(Fan out Wafer Level Package,FOWLP)组装工艺的热可靠性进行仿真评价,对关键技术及失效机理进行分析,针对某款基于该项技术的典型封装结构,建立其1/4结构有限元仿真模型,并对在典型军用温度循环条件下的热可靠性进行仿真分析。通过分析FOWLP关键结构在典型航天器用热循环条件下的应力及位移情况,确定了可能引起扇出型晶圆级封装失效的可靠性薄弱点。

三维集成堆叠结构的晶圆级翘曲仿真及应用

随着先进电子封装产品对低成本和高性能的需求不断提高,三维集成技术以其传输速度快、功耗低、封装尺寸小、系统集成度高等优势,逐渐成为一个主流研发方向。三维集成封装通常采用晶圆级制造技术,由于半导体制造工艺及三维结构设计的复杂性,加之晶圆尺寸增大、厚度减小等发展趋势,使得有效控制晶圆翘曲以保证产品良率和可靠性面临着更大挑战。针对12英寸晶圆的典型三维集成结构,采用有限元仿真分析方法,研究多层薄膜堆叠产生的晶圆翘曲。对临时键合、晶圆减薄、晶圆键合及解键合等不同晶圆制造工艺中的翘曲变化进行了模拟计算,并选取关键工艺及设计参数进行评估与优化。通过对比实际产品的测量结果验证了仿真模型的合理性,运用仿真方法为产品设计提供了参数选择的指导依据。

微连接技术在3D-WLP中可靠性的研究现状

为了研究新型技术对微连接可靠性的影响,阐述了微连接技术在倒装焊、热压力焊、硅通孔技术中的应用情况。对微连接技术在晶圆级封装(3D-WLP)中影响其可靠性的常见问题及主要因素进行了综述。分析表明,在常见的Sn基无铅焊料与Cu基板的反应过程中,金属间化合物层主要由Cu6Sn5和少量Cu3Sn组成。柯肯达尔孔洞、电迁移、金属间化合物的机械性能、锡须及尺寸效应是影响微连接可靠性的常见问题。在此基础上,归纳并探讨了焊料成分、微量合金、稀土元素、镀层及粉末精度等影响微连接可靠性主要因素的研究情况和发展趋势。

晶圆级树脂基低成本W波段封装天线微系统

面向W波段探测与通信系统的小型化、低成本应用需求,本文采用晶圆级树脂基扇出型封装工艺,通过对有源封装天线集成架构、互连传输结构和天线阵列进行设计与仿真,设计了一款工作频率为94 GHz的封装天线微系统。该封装天线微系统集成了4×4磁电偶极子阵列天线和16通道幅相多功能射频芯片。通过Ansys HFSS全波仿真,系统波束扫描范围在E面≥±30°,H面≥±40°,在7.1 mm×8.3 mm×1.2 mm封装尺寸内实现了封装天线等效全向辐射功率≥39.1 dBm。该封装天线微系统具备规模扩展能力,可广泛应用于探测、通信以及安检等领域。

金锡键合在薄膜体声波滤波器晶圆级封装中的研究

薄膜体声波滤波器(FBAR)作为一种无源、体积小和耐功率高的器件,被广泛应用于射频信号处理中。晶圆级气密封装作为小型化封装的代表,在各种高可靠性应用场景中占据重要地位。金-金键合和金-锡键合被广泛应用于薄膜体声波滤波器的气密性晶圆级封装中,但金-锡键合在工艺上更易实现。该文针对金-锡键合在气密性晶圆级封装中的应用进行了研究,在保证键合强度的情况下制作了3 GHz滤波器样品,其性能测试一致性良好,可靠性达到要求。

基于晶圆级技术的PBGA电路设计与验证

晶圆级封装技术可实现多芯片互连,但在封装尺寸、叠层数和封装良率等方面的问题限制了其在电路小型化进程中的发展。以一款扇出型晶圆级封装电路为例,基于先进封装技术,采用软件设计和仿真优化方式,结合封装经验和实际应用场景,通过重布线和芯片倒装的方式互连,完成了有机基板封装设计与制造,实现了该电路低成本和批量化生产的目标。本产品的设计思路和制造流程可为其他硬件电路微型化开发提供参考。

共蒸发法制备金锡共晶焊料环及其性能研究

采用电子束共蒸发法制备了金锡共晶(Au80Sn20)焊料环,与非制冷红外探测器芯片进行气密性封装。通过SEM、AFM、X-ray、振荡测试以及测漏氦等方式验证了封装后芯片的气密性和可靠性。结果表明:键合后焊料环无明显缺陷,仅存在轻微溢料现象;经过振荡测试,溢料无脱落、无位移,且芯片密封性能可达到1×10^(-3) Pa/(cm^(3)·s),符合探测器的气密性要求。

一种基于WLP封装的声表面波滤波器

以41°Y-X切型铌酸锂作为基底材料,选择双T型阻抗元结构,采用晶圆级封装(WLP)技术,制作了一款相对带宽5.8%,最小插入损耗为-2.8 dB,体积为1.1 mm×0.9 mm×0.5 mm的小型化WLP封装声表面波滤波器。并研制了专用探卡,对封装后晶圆完成在线测试。测试结果表明,探卡测试结果与装配到实际电路的测试结果进行对比,两者吻合较好,解决了WLP封装声表面波滤波器测试难题。

SAW滤波器WLP封装中腔体抗模压塌陷研究

通过对声表面波滤波器晶圆级封装结构的探讨,针对在模组封装时器件塌陷成因进行了有限元仿真模型研究,模拟了不同模压量对器件中腔体最大的塌陷量位置。经过实验验证,提出了一种新的金属加强结构,在3 MPa较高模压量时塌陷量几乎为0,解决了声表面波滤波器晶圆级封装芯片灌封压力导致的塌陷问题,降低了器件及模组失效风险,是一种声表面波滤波器晶圆级封装的新技术。

超细凸点节距WLP制备关键工艺技术研究

通过优化结构设计,改善厚胶光刻工艺条件,采用凸点真空回流等举措,解决了制备超细节距圆片级封装(WLP)工艺中遇到的技术难题,提升了WLP的工艺技术水平;并将具有更优性能的BCB材料应用于WLP的介质层,成功制备出凸点节距为90μm和280μm的样品。研制的样品已通过相关测试和考核。

C波段WLP薄膜体声波滤波器的研制

该文研制了一种晶圆级封装(WLP)的C波段薄膜体声波谐振器(FBAR)滤波器。采用一维Mason等效电路模型对谐振器进行设计,并使用HFSS对电磁封装模型进行优化,再在ADS中对滤波器进行仿真优化设计,得到阶梯型结构的FBAR滤波器。采用空腔型结构并制备出FBAR滤波器芯片,同时利用覆膜工艺对FBAR裸芯片进行覆膜和电镀等WLP工艺,得到WLP的FBAR器件。测试结果表明,滤波器的中心频率为6.09 GHz,中心插损为2.92 dB,通带插损为3.4 dB,带宽为112 MHz,带外抑制大于40 dB。

基于硅基WLP封装的深孔刻蚀工艺研究

本工作针对硅基晶圆级封装(WLP,Wafer level package)的关键工艺技术——深孔刻蚀工艺进行了研究,通过对掩蔽层材料的选择和图形化工艺研究,制备出满足深孔刻蚀工艺要求的掩蔽层,并采用干法刻蚀设备进行深孔刻蚀和工艺优化,最终制作出工艺指标为:刻蚀深度185μm、深宽比9∶1、陡直度90.08°、侧壁粗糙度小于64 nm、选择比46∶1的硅深孔样品。该深孔刻蚀工艺可应用于薄膜体声波滤波器(FBAR,Film bulk acoustic resonator)晶圆级封装工艺的硅通孔互联(TSV,Through silicon via)技术中。

晶圆级异构集成毫米波收发组件测试技术

晶圆级封装技术能够大幅压缩前端收发组件的体积和重量,实现有源相控阵雷达的小型化,也带来诸如热管理、通道隔离、信号串扰、可返修性、可测试性等方面的技术挑战。由于引入了较多的先进工艺步骤和复杂的封装架构,如何对其进行测试以保证成品率、降低成本成为行业关注的技术难题。文中介绍了毫米波晶圆级异构集成封装工艺技术,并针对典型晶圆级封装组件的集成方案和测试流程对测试技术需求和面临的技术挑战进行了深入分析,对产品测试过程中涉及的晶圆级探针分层测试、治具测试和空口(OTA)测试三个关键技术进行梳理和总结,对后续射频晶圆级3D封装组件/模块的测试具有重要的借鉴和参考价值。

高可靠先进微系统封装技术综述

在人工智能、航空航天、国防武器装备电子系统小型化、模块化、智能化需求驱动下,系统级封装设计及关键工艺技术取得了革命性突破。新型的系统封装方法可把不同功能器件集成在一起,并实现了相互间高速通讯功能。封装工艺与晶圆制造工艺的全面融合,使封装可靠性、封装效率得到极大的提升,封装寄生效应得到有效抑制。文章概述了微系统封装结构及类型,阐述了高可靠晶圆级芯片封装(WLP)、倒装焊封装(BGA)、系统级封装(SIP)、三维叠层封装、TSV通孔结构的实现原理、关键工艺技术及发展趋势。

用于车载激光雷达的高速窄脉冲栅极驱动器

针对车载激光雷达高频率、高精度的探测需求,提出了一种高速窄脉冲栅极驱动器,用于驱动激光雷达发射系统中的GaN HEMT开关管。基于0.18μm CMOS工艺进行驱动器的电路与版图设计,采用新型施密特触发器结构,并集成欠压锁存和过温保护功能。该驱动器选用晶圆级芯片封装(WLCSP)技术,最大程度上降低栅极路径上的寄生电感。对芯片进行测试,结果表明:驱动器最小输出脉冲宽度为1.06 ns,其上升时间为480 ps,下降时间为380 ps,输入信号到输出信号的延迟时间为3 ns,脉冲频率最高可达60 MHz。该驱动器具有脉宽窄、延时短、频率高、体积小等特点,可应用于车载激光雷达系统。

封装技术在5G时代的创新与应用

5G时代的到来将通信系统的工作频段推入毫米波波段,这给毫米波器件的封装带来了挑战.5G系统需要将射频、模拟、数字功能和无源器件以及其他系统组件集成在一个封装模块中,这个要求恰恰体现了异质异构集成的特征.在所有的异质异构集成解决方案中,2.5D/3D系统级封装(System in Package,SiP)因其高度集成化被视为解决5G系统封装的重要突破口.文章以SiP为切入口,着重介绍了未来5G封装发展重点的2.5D/3D SiP技术以及目前备受瞩目的Chiplet技术.基于5G毫米波器件的系统级封装解决方案,探讨了适用于毫米波器件封装的基板材料以及SiP所需的先进封装技术.最后,针对5G天线模块的封装,介绍了片上天线和封装天线两种解决方案.

基于叠层SIW滤波器的高集成硅基毫米波收发前端

提出了一种基于硅基晶圆级封装技术的小型化Ka频段收发前端,实现了接收通道、发射通道与本振产生电路的一体集成。该收发前端采用嵌入叠层型基片集成波导(SIW)滤波器结构实现高选择性预选滤波与低损耗垂直互连过渡的一体化设计。测试结果表明,该Ka频段滤波器中心损耗1 dB,1 dB带宽4.02 GHz,中心频偏5 GHz处抑制度优于35 dB,仿真与测试结果吻合良好。在前端模组设计中,通过采用硅基微腔屏蔽实现紧凑尺寸下各功能单元的隔离,通过采用1/4波长短路传输线结构抑制电源、控制等低频信号对接收中频的干扰,最终实现了该毫米波收发前端的小型化集成,其尺寸仅为20 mm×20 mm×1.25 mm,主要电性能满足设计要求。

一种晶圆级封装的MEMS数控衰减器

设计实现了一种晶圆级封装的三位MEMS数控衰减器,工作频段DC~15 GHz,衰减范围0~35 dB,步进5 dB。衰减器采用MEMS工艺实现,信号传输采用共面波导(CPW)结构,6个直接接触式悬臂梁MEMS开关对称放置实现不同衰减量的切换,每个开关带有三个触点,电阻网络采用T型结构,整个衰减器实现晶圆级封装。测试结果显示,DC~15 GHz频段内实现了8个衰减态,衰减器插入损耗小于1.7 dB,回波损耗小于-15 dB,衰减平坦度小于±5%,功耗几乎为零。芯片尺寸为2.7 mm×2.7 mm×0.8 mm。

基于SOI-SOG键合的圆片级真空封装MEMS电场传感器

圆片级真空封装是提高微电子机械系统(Micro-Electro-Mechanical Systems,MEMS)电场传感器品质因数及批量化制造效率的重要途径.本文提出了一种基于绝缘体上硅(Silicon On Insulator,SOI)-玻璃体上硅(Silicon On Glass,SOG)键合的圆片级真空封装MEMS电场传感器,设计并实现了从传感器敏感结构制备到真空封装的整套圆片级加工工艺.本文建立了传感器的结构电容模型,进行了有限元仿真,分析了传感器的特性,突破了传感器微结构制备与释放、SOI与SOG键合等工艺技术难点.该传感器具有工作电压低、品质因数高的突出优点.实验结果表明,工作电压仅为5 V直流与0.05 V交流电压.在60天测试过程中,传感器品质因数始终保持在5000以上.在0~50 kV/m范围内,传感器灵敏度为0.15 mV/(kV/m),线性度为2.21%,不确定度为4.74%.