深亚微米超大规模集成电路的静态时序分析

介绍针对深亚微米集成电路的最佳时序分析方法——静态时序分析方法的原理及其优点,以最常用的EDA工具PrimeTime为例,详细说明了静态时序分析的原理,并应用于具体的芯片设计中。

基于FPGA的DDR SDRAM控制器的实现

随着现在各种处理器的工作频率越来越快,存储器的读写速度以及外围的控制电路的性能成为直接制约系统的性能的瓶颈。介绍了一种基于FPGA的DDRSDRAM控制器的设计。

单片BiCMOS超高频接收机中锁相环的设计(英文)

集成电荷泵锁相环的接收芯片工作在ISM频段:290～470MHz,采用AMS 0.8μm BiCMOS工艺,npn管的特征频率为12 GHz,横向pnp的特征频率为650 MHz.锁相环中鉴频鉴相器和电荷泵的设计方案基本消除了死区.压控振荡器采用LC负阻结构,中心振荡频率为433 MHz,调谐范围为290～520MHz,频偏为100 kHz时的相位噪声约为-98 dBC/Hz.分频器采用堆叠式结构以降低功耗,PLL在5 V的工作电压下功耗仅为1.4 mA.

CORDIC算法与闭环控制在OFDM同步校正中的应用

提出了利用CORDIC算法实现OFDM系统中频率偏移校正,同时利用自动控制原理中的闭环控制原理对小数倍频偏进行环路滤波后的反馈调整,避免了突发噪声和信道深度衰落可能造成的不稳定。通过MatLab仿真,验证了该方法的性能。