真随机数发生器的系统建模与仿真

以真随机数发生器的设计为研究对象,提出了一种基于电阻热噪声的高速真随机数发生器系统的行为级模型,采样频率可达到4MHz,并且给出了构建各个关键子模块应该特别注意的因素,最后用Matlab软件对系统级模型进行了行为级仿真,扫描仿真了各关键设计参数。提出的行为级模型以及模型仿真结果对于真随机数发生器的电路级设计与参数选择具有直接的指导意义。

基于电阻热噪声的真随机数发生器设计

本文分析和设计了一种基于电阻热噪声的真随机数发生器,系统内部集成了失调控制系统,用以提高随机性能,系统时钟达到4MHz,并采用Chartered-0.35滋m-3.3V的工艺模型进行了HSPICE仿真。输出速率可以达到2Mb/s。

一个59mW10位40MHz流水线A/D转换器(英文)

设计了一个工作在3.0V的10位40MHz流水线A/D转换器,采用了时分复用运算放大器,低功耗的增益自举telescopic运放,低功耗动态比较器,器件尺寸逐级减小优化功耗.在40MHz的采样时钟,0.5MHz的输入信号的情况下测试,可获得8.1位有效精度,最大积分非线性为2.2LSB,最大微分非线性为0.85LSB,电路用0.25μmCMOS工艺实现,面积为1.24mm2,功耗仅为59mW,其中同时包括为A/D转换器提供基准电压和电流的一个带隙基准源和缓冲电路.

一种单芯片DVB-C解调器的VLSI实现(英文)

设计了一个单芯片实现的用于DVB C的QAM解调器.片上集成有3.3V10位精度的40MSPS模数转换器及FEC前向纠错解码器.该芯片支持4～256QAM多种模式,最高码率达80Mbps,具有宽的载波频偏捕获范围.采用改进的算法及VLSI实现结构,性能稳定,面积优化.采用SMIC0.25μm1P5M混合信号CMOS工艺制造,面积为3.5mm×3.5mm,最大功耗为447mW.

基于振荡器的高性能真随机数发生器

设计了一种应用于信息安全SoC平台的基于振荡器的高性能真随机数发生器,其利用放大的电阻热噪声来增大慢振荡器的抖动,使得前后两次采样相互独立,提高了序列的随机性能。采用T触发器采样消除快振荡器占空比偏差的影响。真随机数发生器采用TSMC 0.25μm CMOS工艺,输出速率达4Mbps,通过NIST FIPS140-1和SP800-22中的各项测试。芯片面积为0.09mm2,工作电压为2.5V,功耗为4.15mW。