一种自学习策略及其在模糊控制与神经网络控制中的应用

提出一种新的自学习控制策略。模糊控制与神经网络控制的仿真研究证实该策略具有易于实现、在线学习、跟踪控制和一定通用性的优点，并具有满意的学习功能。

高速数字逻辑电路设计技巧

从系统设计的角度出发，强调只有象重视逻辑设计那样重视印刷电路板的设计，才能保证高速数字逻辑系统的正常工作。

新颖的在系统可编程逻辑器件(上)

所谓在系统可编程(In-System Programmability,缩写为ISP),是指在用户自己设计的目标系统中或线路板上为重构逻辑而对逻辑器件进行编程或反复改写的能力.常规PLD在使用中通常是先编程后装配,而采用ISP技术的PLD则是先装配后编程,成为产品之后还可反复编程.在系统编程器件的出现,从实践上全面实现了逻辑设计师们多年来梦寐以求的“硬件设计与修改软件化”的愿望。

Lattice高密度可编程逻辑器件开发工具简介

Lattice公司的GAL器件(通用阵列逻辑)以其可反复编程、结构灵活、高速度和低功耗等特性而闻名全球,被广泛用于各种数字电子系统。近年来,该公司又相继推出了高密度可编程逻辑器件——pLSI(可编程大规模集成)和ispLSI(在系统可编程大规模集成)系列产品。这类芯片将PLD器件的特有性能与FPGA器件的高密度和灵活性结合起来,在运行速度、集成密度、可应用性等方面成为当今最先进的高密度可编程逻辑器件。 为了确保用户能方便、高效、高利用率地开发和应用pLSI和ispLSI系列器件,Lattice公司同时推出了支持pLSI和ispLSI高密度可编程逻辑器件逻辑设计的开发工具软件系统。

用高密度可编程逻辑器件设计条码阅读器(中)

本期介绍条码阅读器中的控制状态机部分的工作原理.控制状态机是本条码阅读器的核心部件.3.3 控制状态机控制状态机(见图9和图10)是本设计的核心部分,它是围绕着决定状态的3个变量SB0、SB1和SB2来工作的.状态机的任务是检测并产生基本宽度定时信号,数据移位寄存器的控制信号,以及检测差错.其状态图见图11,图12则为状态机主机状态的典型波形.下面详细介绍每个机器状态.第1个状态是IDLE(空闲)状态.在此状态,阅读器等待数据从低变到高,也就是等待发现表示条形码开始的第1个保护条.而在数据流中发现连续6个“0”,则表示条形码结束,便进入IDLE状态.在发现差错时或在版本A图案的第1个一半结束时,也立即进入IDLE状态.

用高密度可编程逻辑器件设计条码阅读器(上)

用一片Lattice pLSI器件实现单片条码阅读器.该条码阅读器可解读出版本A(12位数字)和版本E(6位数字)两类标准通用商品码(UPC码).

新颖的在系统可编程逻辑器件(中)

3 ispGDS系列在系统可编程数字开关ispGDS(in-system programmable Generic DigitalSwitch)系列在系统可编程数字开关器件意味着ISP技术已经从系统逻辑领域扩展到系统互连领域.这种ISP技术与开关矩阵相结合的产物能够提供这样一种独特的功能,这就是在不拨动机械开关或不改变系统硬件的情况下,快速地改变或重构印刷电路板的连接关系.这种高速低功耗的可编程数字开关器件具有多种矩阵尺寸和封装形式,更为使用者带来方便.

用FPGA实现低成本高性能的数据采集和控制卡

本文主要叙述采用Lattice的FPGA体系结构能够在给定DSP CPU的基础上,经济地增加通道数和每个通道的采样频率。

用在系统可编程器件实现电源管理与监控

在系统可编程电源管理芯片(ispPAC Power Manager)是业界第一片混合信号可编程逻辑器件(PLD),它内含在系统可编程的模拟和逻辑组块,能提供经过优化的电源管理功能,这一功能对需要多种电源的电子系统是很有用的.该器件集成了可编程逻辑、电压比较器、参考电压及高电压的场效应管驱动器,支持单芯片可编程供电定序与监控.目前Lattice公司已推出了Power1208和Power604两种在系统可编程电源管理芯片.

ispPAC的接口电路设计

介绍在系统可编程模拟电路与差分信号源、单端信号源、直流信号、交流信号的接口。

多个ISP器件的菊花链编程结构

一、引言 ISP(In-System Programmable)器件是在系统可编程逻辑器件的简称。这是一种能够在用户自己设计的目标系统中或线路板上为重构逻辑而对逻辑器件进行编程或反复改写的新型逻辑器件。采用ISP器件的硬件设计可以变得象软件那样灵活而易于修改,硬件的功能可以随时装入不同的组态结构加以修改或重新定义,还可按预定程序改变组态。

用高密度可编程逻辑器件设计条码阅读器(下)

3.4 数据移位寄存器数据移位寄存器如图13所示.由2个4bit移位寄存器SRR24组成.数据移位寄存器用来储存输入数据,直至收到一个完整的字符.通用商品码是7位码元中的2个码条,因而每收到7bit后,便收到一个完整的字符.版本E码和版本A码分别有6个和12个字符长.因而需要用2个计数器,以便跟踪位计数和字符计数.虽说需要用2个CBU34计数器并非直接是数据移位寄存器的组成部分,但它们跟踪已经接收到的位数和字符数.既然CBU34是4bit计数器,它们分别预置9和10作为位计数和字符计数.在阅读版本A的情况下,字符计数器在收到第6个字符后清零,以适应条形码中的12个字符.位计数器在计数到7位时产生LASTBIT(末位)信号,它告诉其它逻辑电路已经收到了一个完整的字符.另一方面,宇符计数器在收到6个字符时发出LASTCHAR(末字符)信号.控制状态机用LASTCHAR信号来定义各种机器状态.

新颖的在系统可编程逻辑器件(下)

5 ISP技术给生产带来的优越性ISP技术不仅引起逻辑设计领域的革命,而且还使生产制造技术焕然一新.用ISP器件可以实现多功能硬件的设计,从而减少系统部件数目且降低了成本.ISP器件还支持为系统测试而进行的功能重构,从而增进了电路板级的可测试性,最终将使系统可靠性获得改善.更进一步,ISP技术还可大大简化“标准PLD生产流程”,结果更能降低成本且提高系统质量.图8给出了采用ISP器件前后生产流程之比较.

PLD器件综合成本分析

人人都在谈论器件综合成本,然而究竟什么叫器件综合成本?简单地说,器件综合成本是指系统中某个特定的器件(在此为PLD器件)在它整个“寿命”过程中,直接归属于该器件的一切费用的总和.许多工程师和采购员评价一个器件的成本时,均以该器件的最初售价为标准.其实,很多情况下,器件的售价在它整个“寿命”过程中,只占该器件所发生总费用的一小部分.实际上,一片PLD芯片最初的购买价只能看作它“寿命周期”中综合成本的起点.随着PLD器件投入装机前预处理阶段,它将继续发生一系列费用.例如来料检验/筛选、库存保管、编程、编程损耗、打印标记和其他处置,亦即PLD器件在发生了一切费用之后才算准备好装电路板.PLD寿命周期综合成本的下一阶段是电路板或整机装配和测试.

高密度PLD在高速RISC/CISC系统中的应用

介绍美国Lattice半导体有限公司的ispLSI和pLSI2000系列高密度PLD器件的特性及应用实例。

ispMACH4000超快复杂可编程器件

ispMACH4000器件以最低的功耗实现了在工业界领先的速度性能。本文对器件的基本结构和优越的性能作了介绍。

可重构嵌入式SoC

本文主要介绍现场可编程系统芯片的特点,结构,各种功能块以及应用。

创新的ispXPLD器件

ispXPLD(in—system programmableeXpanded PLD)器件是一种可以让用户有效地交替使用快速逻辑和块存储资源的PLD器件结构。这种结构允许每个多功能块都能实现逻辑功能(每个多功能块拥有多达32个宏单元)或存储功能(每个多功能块可多达16KB),从而使单个器件的存储容量高达1024个宏单元或512KB,等效于30万系统门。

利用单片机进行逻辑器件的在系统编程

所谓在系统可编程(In-system Programmability,缩写为ISP),是指在用户自己设计的目标系统中或线路板上为重构逻辑而对逻辑器件进行编程或反复改写的能力。在系统编程既可针对单个器件又可针对某块电路板,还可针对整个电子系统。在系统编程既可在系统装配前或装配过程中实现,又可以在系统完成之后实现,甚至可在系统移交用户之后实现。在系统编程器件的出现,使得当今数字电子系统设计面貌焕然一新。采用ISP技术后,硬件设计变得象软件一样易于修改,硬件的功能可以随时加以修改或按预定程序改变组态。这不仅扩展了器件的用途,缩短了系统调试周期,而且还根除了对器件单独编程的环节,省去了器件编程设备,简化了目标设备的现场升级维护工作。