期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于FPGA的位同步电路设计
被引量:
6
1
作者
张智明
《现代电子技术》
北大核心
2016年第4期132-134,共3页
在基于FPGA的自同步实现中,应用数字锁相技术,从接收的比特流中快速提取同步脉冲以正确采样输入码元。该方案以相位计数器为基础,采用相位分段调整方法,对鉴相结果进行分类,并据此快速调整相位计数值,最终生成同步脉冲。采用Xilinx FPG...
在基于FPGA的自同步实现中,应用数字锁相技术,从接收的比特流中快速提取同步脉冲以正确采样输入码元。该方案以相位计数器为基础,采用相位分段调整方法,对鉴相结果进行分类,并据此快速调整相位计数值,最终生成同步脉冲。采用Xilinx FPGA实现位同步电路,并结合仿真波形分析电路工作过程。结果表明,该电路占用资源少,同步速度快,并且能容忍一定程度的输入码元抖动,所设计电路能稳定地工作在实际通信链路中。
展开更多
关键词
位同步
数字锁相
同步脉冲
FPGA
下载PDF
职称材料
基于信号与电源完整性的有效分析优化2.5D-3D的设计
被引量:
3
2
作者
何永松
秦祖立
+1 位作者
林麟
吴凯
《电子技术应用》
2021年第8期64-67,71,共5页
HBM(高带宽内存)存储系统与传统的DRAM接口相比,具有高速率和低功耗特性。在2.5D/3D的设计中,随着HBM速率的提高,对信号与电源完整性的设计的考量越来越重要,如何通过有效的仿真指导产品的设计是一个挑战。首先从信号完整性的角度讨论...
HBM(高带宽内存)存储系统与传统的DRAM接口相比,具有高速率和低功耗特性。在2.5D/3D的设计中,随着HBM速率的提高,对信号与电源完整性的设计的考量越来越重要,如何通过有效的仿真指导产品的设计是一个挑战。首先从信号完整性的角度讨论了设计的考量点,其次从电源完整性的角度讨论电源噪声在高速传输信号中的影响,并提出了如何仿真与预测大量同步开关噪声等电源噪声对眼图的影响,最后基于芯片的测试结果对比仿真,给出结论。
展开更多
关键词
2.5D/3D设计
信号完整性
电源完整性
同步开关噪声
电源噪声预测
下载PDF
职称材料
Tempus-PI仿真和实测关键时序路径的一致性研究
3
作者
余金金
闫志超
+1 位作者
张倩忆
陈泽发
《电子技术应用》
2021年第8期56-58,共3页
传统的静态时序分析会将电压的不一致性作为减弱参数形式,以一定的余量帮助使用者覆盖大部分真实芯片中的情况。但是随着芯片越来越大,软硬件的功能越来越多,由于电压降引起的时序违例越来越多。很多情况下IR的分析是符合标准的。现在...
传统的静态时序分析会将电压的不一致性作为减弱参数形式,以一定的余量帮助使用者覆盖大部分真实芯片中的情况。但是随着芯片越来越大,软硬件的功能越来越多,由于电压降引起的时序违例越来越多。很多情况下IR的分析是符合标准的。现在主流的大规模芯片如AI芯片都是基于12 nm、7 nm或者更小的技术节点。封装还会引入3DIC。电压降分析越来越复杂也越来越重要。与此同时,时序分析也将会引入电压降的影响。Tempus-PI提供一个真正的时序和电压降协同仿真的签核流程,以此来帮助找到真正的电压敏感的关键路径。该仿真工作的结果得到了芯片测试的一致性验证。
展开更多
关键词
静态时序分析
电压降
关键路径
一致性
下载PDF
职称材料
题名
基于FPGA的位同步电路设计
被引量:
6
1
作者
张智明
机构
上海铿腾电子科技有限公司
出处
《现代电子技术》
北大核心
2016年第4期132-134,共3页
文摘
在基于FPGA的自同步实现中,应用数字锁相技术,从接收的比特流中快速提取同步脉冲以正确采样输入码元。该方案以相位计数器为基础,采用相位分段调整方法,对鉴相结果进行分类,并据此快速调整相位计数值,最终生成同步脉冲。采用Xilinx FPGA实现位同步电路,并结合仿真波形分析电路工作过程。结果表明,该电路占用资源少,同步速度快,并且能容忍一定程度的输入码元抖动,所设计电路能稳定地工作在实际通信链路中。
关键词
位同步
数字锁相
同步脉冲
FPGA
Keywords
bit synchronization
digital phase lock
synchronous pulse
FPGA
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
基于信号与电源完整性的有效分析优化2.5D-3D的设计
被引量:
3
2
作者
何永松
秦祖立
林麟
吴凯
机构
上海
燧原
科技
有限公司
上海铿腾电子科技有限公司
出处
《电子技术应用》
2021年第8期64-67,71,共5页
文摘
HBM(高带宽内存)存储系统与传统的DRAM接口相比,具有高速率和低功耗特性。在2.5D/3D的设计中,随着HBM速率的提高,对信号与电源完整性的设计的考量越来越重要,如何通过有效的仿真指导产品的设计是一个挑战。首先从信号完整性的角度讨论了设计的考量点,其次从电源完整性的角度讨论电源噪声在高速传输信号中的影响,并提出了如何仿真与预测大量同步开关噪声等电源噪声对眼图的影响,最后基于芯片的测试结果对比仿真,给出结论。
关键词
2.5D/3D设计
信号完整性
电源完整性
同步开关噪声
电源噪声预测
Keywords
2.5D/3D design
signal integrity
power integrity
SSN
voltage noise prediction
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
Tempus-PI仿真和实测关键时序路径的一致性研究
3
作者
余金金
闫志超
张倩忆
陈泽发
机构
上海
燧原
科技
有限公司
上海铿腾电子科技有限公司
出处
《电子技术应用》
2021年第8期56-58,共3页
文摘
传统的静态时序分析会将电压的不一致性作为减弱参数形式,以一定的余量帮助使用者覆盖大部分真实芯片中的情况。但是随着芯片越来越大,软硬件的功能越来越多,由于电压降引起的时序违例越来越多。很多情况下IR的分析是符合标准的。现在主流的大规模芯片如AI芯片都是基于12 nm、7 nm或者更小的技术节点。封装还会引入3DIC。电压降分析越来越复杂也越来越重要。与此同时,时序分析也将会引入电压降的影响。Tempus-PI提供一个真正的时序和电压降协同仿真的签核流程,以此来帮助找到真正的电压敏感的关键路径。该仿真工作的结果得到了芯片测试的一致性验证。
关键词
静态时序分析
电压降
关键路径
一致性
Keywords
STA
IR
critical path
correlation
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于FPGA的位同步电路设计
张智明
《现代电子技术》
北大核心
2016
6
下载PDF
职称材料
2
基于信号与电源完整性的有效分析优化2.5D-3D的设计
何永松
秦祖立
林麟
吴凯
《电子技术应用》
2021
3
下载PDF
职称材料
3
Tempus-PI仿真和实测关键时序路径的一致性研究
余金金
闫志超
张倩忆
陈泽发
《电子技术应用》
2021
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部