功率集成电路中一种抗闩锁方法研究

在分析功率集成电路中闩锁效应的基础上,采取一种抗闩锁方法,即在高低压之间做一道接地的少子保护环。通过对环的电位、位置和宽度的研究,利用软件工具Tsuprem4和Medici进行模拟比较,并应用于实际版图中进行流片。这种保护结构可以将闩锁的触发电压提高一个数量级,在实际的闩锁静态测试中得到验证。

嵌入式操作系统内核的实现

本文讨论了嵌入式多任务操作系统内核的实现方法。提出了嵌入式网络操作系统内核的实现方案，详细地阐述了系统进程的创建，删除和调度的算法及实现。在Ｍｏｔｏｒｏｌａ Ｄｒａｇｏｎ Ｂａｌｌ６８ＥＺ３２８ 微处理器上实现了该内核并已运行于国家ＡＳＩＣ系统工程技术研究中心的ＰＤＡ 产品中。

CMOS电路中抗Latch-up的保护环结构研究

闩锁是CMOS集成电路中的一种寄生效应,这种PNPN结构一旦被触发,从电源到地会产生大电流,导致整个芯片的失效。针对芯片在实际测试中发现的闩锁问题,介绍了闩锁的测试方法,并且利用软件Tsuprem4和Medici模拟整个失效过程,在对2类保护环(多子环/少子环)作用的分析,以及各种保护结构的模拟基础之上,通过对比触发电压和电流,得到一种最优的抗Latch up版图设计方法,通过进一步的流片、测试,解决了芯片中的闩锁失效问题,验证了这种结构的有效性。

500V体硅N-LDMOS器件研究

借助Tsuprem-4和Medici软件详细讨论分析了高压N-LDMOS器件的衬底浓度、漂移区注入剂量、金属场极板长度等参数与击穿电压之间的关系,通过对各参数的模拟设计,最终得到兼容体硅标准低压CMOS工艺的500V体硅N-LDMOS的最佳结构、工艺参数,通过I-V特性曲线可知该高压N-LDMOS器件的关态和开态击穿电压都达到500V以上,开启电压为1.5V,而且制备工艺简单,可以很好地应用于各种高压功率集成芯片。

一种带有IrDA功能的UART芯片的设计研究

本文介绍了一种通用异步收发器（ＵＡＲＴ）芯片的总体设计方案，重点讨论了其中的主要模块：波特率发生器、发送器、接收器及红外通信（ＩｒＤＡ）接口的设计，并用ｖｅｒｉｌｏｇ硬件描述语六对所设计的芯片的功能进行了仿真验证。仿真结果表明我们设计的ＵＡＲＴ芯片达到了预定的设计要求。

多场极板LEDMOS表面电场和导通电阻研究

研究了常规LEDM O S,带有两块多晶硅场极板LEDM O S以及带有两块多晶硅场极板和一块铝场极板的LEDM O S表面电场分布情况,重点研究了多块场极板在不同的外加电压下,三种LEDM O S的表面峰值电场和导通电阻的变化情况。模拟结果和流水实验结果都表明:多块场极板是提高LEDM O S击穿电压的一种有效方法,而且场极板对导通电阻的影响很小。研究结果还表明:由于金属铝引线下面的氧化层很厚,所以铝引线几乎不会影响到LEDM O S的击穿特性。

200V高压SOI PLDMOS研究

提出了一种200V高压SOI PLDMOS器件结构,重点研究了SOI LDMOS的击穿电压、导通电阻等电参数与漂移区注入剂量、漏端缓冲层、Nbody注入剂量及场极板长度等之间的关系。经过专业半导体仿真软件TSUPREM-4和MEDICI模拟仿真,在0.8μm埋氧层、10μmSOI层材料上设计得到了关态耐压248V、开态饱和电流2.5×10-4A/μm、导通电阻2.1(105Ω*μm的SOI PLDMOS,该器件可以满足PDP扫描驱动芯片等的应用需求。

一种新型凹源HV-NMOS器件研究

设计出一种能与体硅标准低压 CMOS工艺完全兼容的新型凹源 HV-NMOS( High voltage NMOS)结构 ,在 TSUPREM-4工艺模拟的基础上提出了该结构具体的工艺流程及最佳的工艺参数 ,通过 MEDICI进行特性模拟得到了该结构的电流 -电压和击穿等特性曲线 ,击穿电压比传统 HV-NMOS提高了 3 7.5 %。同时分析了凹源结构、p阱、缓冲层 ( Buffer层 )及场极板对改善 HV-NMOS工作特性的有效作用 ,最后给出了该凹源 HV-NMOS的流水实验测试结果。

高压SOI-LDMOS截止频率研究

建立了高压SOI-LDMOS截止频率ft的提取方法,并借助半导体器件专业软件Tsu-prem-4和Medici,对截止频率ft与栅源电压Vgs和漏源电压Vds的关系进行了分析;研究了栅氧化层厚度、漂移区注入剂量、SOI层厚度和场极板长度等四个关键参数对截止频率的影响;最后,提出了提高SOI-LDMOS截止频率的方法。

高压VDMOS器件的SP ICE模型研究

基于高压VDMOS器件的物理机理和特殊结构,对非均匀掺杂沟道、漂移区非线性电阻及非线性寄生电容效应进行分析,用多维非线性方程组描述了器件特性与各参数之间的关系,建立了精确的高压六角型元胞VDMOS器件三维物理模型,并用数值方法求解.基于该物理模型提出的等效电路,在SPICE中准确地模拟了高压VDMOS的特性,包括准饱和特性和瞬态特性.在全电压范围内(0～100 V),直流特性与测试结果、瞬态特性(频率≤5 MHz)与MEDICI模拟结果相差均在5%以内,能够满足HVIC CAD设计的需要.

体硅LDMOS漂移区杂质分段线性注入模型研究(英文)

提出了体硅LDMOS漂移区杂质浓度分布的一种二维理论模型,根据该模型,如果要使带有场极板的LD MOS得到最佳的性能,那么LDMOS漂移区的杂质浓度必须呈分段线性分布.用半导体专业软件Tsuprem4和Medici模拟证明了该模型十分有效,根据该模型优化得到的新型LDMOS的击穿电压和导通电阻分别比常规LD MOS增加58.8%和降低87.4%.

新型PB-PSOI器件表面电场和温度分布模型研究

根据泊松方程和热扩散方程提出了新型PB-PSOI器件漂移区的二维表面电场分布模型和温度分布模型,模型计算结果与Medici模拟结果相一致。根据所提出的模型,重点研究了埋氧化层厚度及长度对漂移区表面电场分布和温度分布的影响,最后给出了PB-PSOI器件的埋氧化层厚度和长度的优化设计方法。

体硅高压LDMOS器件电学特性温度效应的研究

从等温和非等温两个角度,在250 K^573 K(-23℃~300℃)范围内,对体硅高压LDMOS的主要电学参数随温度的变化进行了研究。系统地研究了体硅高压LDMOS阈值电压、导通电阻和饱和电流等主要电学参数的温度效应及其机理。

SOI LDMOS栅漏电容特性的研究

借助软件,模拟并研究了SOILDMOS栅漏电容Cgd与栅源电压Vgs和漏源电压Vds的关系;研究了栅氧化层厚度,漂移区注入剂量,P阱注入剂量,SOI厚度,场板长度等五个结构工艺参数对Cgd的影响;提出了减小SOILDMOS栅漏电容Cgd的各参数调节方法。

电流控制模式白光LED驱动电路的频率补偿研究

白光LED由于其工作寿命长和能耗低的特点,为无线通讯产品的应用提供了完美的背光方案,其驱动芯片的设计大部分采用电压模式和电流模式两类控制方案。电流控制型白光LED驱动电路因为线性调整率和负载调整率非常好的优点成为目前设计的热点。基于1MHz开关频率的电流控制型白光LED驱动芯片,结合相关的研究,对电流控制型白光LED驱动芯片进行了小信号分析,根据得出的回路增益提出了具体的频率补偿方案,并给出了实现频率补偿的方案必须满足的参数设计方法。补偿方案能有效提高白光LED驱动芯片的小信号稳定性。

阶梯浅沟槽隔离结构LDMOS耐压机理的研究

提出了一种具有阶梯浅沟槽隔离结构的LDMOS.阶梯浅沟槽结构增加了漂移区的有效长度,改善了表面电场及电流的分布,从而提高了器件的击穿电压.借助器件模拟软件Silvaco对沟槽深度、栅长及掺杂浓度等工艺参数进行了优化设计.结果表明,在保证器件面积不变的条件下,新结构较单层浅沟槽隔离结构LDMOS击穿电压提升36%以上,而导通电阻降低14%.

50 V LDMOS漏电容非线性研究

借助软件模拟从器件结构和工艺参数角度研究了LDMOS漏电容Cd的非线性和源漏电压Vds的关系,研究了漂移区注入剂量、高压场板长度、场氧化层厚度、栅氧化层厚度、沟道区注入剂量等五个结构工艺参数对漏电容非线性的影响。主要分析了漂移区耗尽层对漏电容非线性的影响机理以及不同结构工艺参数如何通过改变漂移区耗尽层电容,进而影响漏电容非线性。提出了改善LDMOS的漏电容线性度的各参数调节方法。

基于红外焦平面读出电路应用的多层stack电容设计及SPICE模型研究

基于0.5μm CMOS工艺设计并制备了一种应用于红外焦平面读出电路的多层堆叠(stack)电容结构,测试结果表明,相比单一形式电容,stack电容的单位面积值增大两倍以上,因而能够有效地提升红外焦平面读出电路的电荷存储能力。此外,本文还为设计的多层stack电容建立了一套描述其电学特性的SPICE模型,模型均方根误差在2%以内,因此可以准确描述stack电容的电学特性,满足了红外焦平面读出电路的仿真设计要求。

三级Colpitts微波混沌振荡器的仿真研究

提出一种具有3级结构的微波Colpitts混沌振荡器,这种新的结构通过增加共基极组态的三极管抑制了电路中三极管寄生电容的负面影响,以提高微波Colpitts混沌振荡器的基本振荡频率和频带宽度。借助Matlab和HSPICE软件对新结构的理想非线性动力学模型和电路进行了时域和频域分析。选用截止频率为9 GHz的三极管时,模型的电路仿真结果表明,新结构的基本振荡频率可达到4.9 GHz;信号的频谱分布更为均匀平坦,10 dB带宽可以达到4.9 GHz。

NAND Flash文件系统方案及其可靠性设计

NAND Flash具有高存储密度和高存储速率的特点,在嵌入式系统领域得到了广泛应用,如何使其文件系统的性能最优化成为本文讨论的主题。本文首先提出文件系统的设计方法,主要阐述面向嵌入式应用的FAT文件系统;接着,针对NAND Flash存在固有的坏块这一弱点,为了提高整个系统的可靠性,提出一种利用嵌入式文件系统进行坏块处理的策略,核心思想为利用Flash存储器上未使用空间来代替坏块,同时,在FAT表中标记出损坏的坏的信息,避免以后对坏块进行读写。本策略经项目的具体应用证明,具有较高可靠性。