零中频WLAN收发信机频率合成器设计

本文论述了一种应用于802.11a 无线局域网(WLAN)收发信机频率合成器的设计方案,其中前置分频器最高频率5GHz。所有分频器采用 TSMC 0.18μm CMOS 工艺设计模拟,在输入频率为5GHz,电源电压1.8V 条件下总体功耗仅7.8mA。

基于802.11a协议的无线局域网低噪声放大器和改进的有源双平衡混频器(英文)

提出了采用0.18μm CMOS工艺,应用于802.11a协议的无线局域网接受机的低噪声放大器和改进的有源双平衡混频器的一些简单设计概念。通过在5.8 GHz上采用1.8 V供电所得到的仿真结果,低噪声放大器转换电压增益,输入反射系数,输出反射系数以及噪声系数分别为14.8 dB,-20.8 dB,-23.1 dB和1.38 dB。其功率损耗为26.3 mW。设计版图面积为0.9 mm×0.67 mm。混频器的射频频率,本振频率和中频频率分别为5.8 GHz,4.6 GHz和1.2 GHz。在5.8 GHz上,混频器的传输增益,单边带噪声系数(SSB NF),1 dB压缩点,输入3阶截点(IIP3)以及功率损耗分别为-2.4 dB,12.1 dB,3.68 dBm,12.78 dBm和22.3 mW。设计版图面积为1.4 mm×1.1 mm。

高速4阶Sigma-Delta调制器系统级设计及行为级仿真

对高速4阶级联开关电容Sigma-Delta调制器结构的设计进行了分析,利用MATLAB SIMULIK工具搜寻了系统优化参数,并通过系统行为级仿真对实际高速电路中存在的运算放大器非理想因素(例如有限增益、有限单位增益带宽等)和开关热噪声(KT/C噪声)等因素对系统特性可能产生的影响进行了仿真计算,在此基础上得到了系统设计对实际电路模块参数特性的基本要求,为实际实现高阶Sigma-Delta系统打下了基础。仿真结果表明在考虑到各种实际因素的条件下,64MHz时钟32倍超采样条件下系统精度可以达到14bits。

一种16位delta-sigma调制器的设计与实现

文章介绍了一个应用于低频信号测量,3.3V单电源供电,信噪比达到96.7dB的低功耗的开关电容delta-sigma调制器的设计。根据delta-sigma结构理论以及实际应用范围,论证了采用cas-cade2-1结构3阶delta-sigma调制器的可行性,使得整个三阶结构的稳定输入范围等效于二阶调制器。文章采用自顶向下的设计方法,用simulink对3阶cascade2-1模型进行了系统级仿真,系统仿真加入了白噪声、闪烁噪声等各种低频噪声模型作为约束条件,通过精心调试仿真得到了各模块的指标。采用CSMC0.5μm双多晶三层金属工艺。主要模块包括积分器、比较器,并进行仿真验证,并与预定要求进行比较对照。文章在过采样率为256,采样频率为100kHz情况下对整个调制器电路进行了仿真,与系统仿真进行对照,能够达到16位的精度。整个调制器的静态功耗为1.7mW。