CMOS低中频有源复数带通滤波器设计

设计并实现了基于0.18μm CMOS工艺的2.4GHz无线传感网(Wireless Sensor Network)射频接收机低中频有源复数带通滤波器。该滤波器采用基于积分器单元的复数带通滤波器结构,同时实现镜像抑制和信号滤波的功能。仿真结果表明,复数带通滤波器的中心频率为2MHz,通带带宽为2.4MHz,通带电压增益约为12.5dB,镜像抑制大于30dB,相邻信道阻带衰减大于40dB,噪声系数小于15dB,消耗电流为5mA。通过系统验证,本设计各项性能均满足无线传感网射频接收机的设计要求。

全集成低相位噪声LC压控振荡器设计

提出了一种应用于ISM频段的低相位噪声LC VCO。电路采用TSMC 0.18μm 1P6M混合信号CMOS工艺进行设计,芯片版图面积740μm×700μm。在电源电压为1.8V时,后仿真结果表明,电路工作频率为2.4GHz时,调谐范围为23%。在偏离中心频率1MHz处,相位噪声为-124.2dBc/Hz。核心部分功耗约为7.56mW。

应用于DVB-T／H调谐器的0．13μm CMOS混频器设计

采用0．13μmR CMOS工艺设计并实现了一种应用于DVB—T／H数字电视广播系统调谐器的宽带下变频混频器，其工作频率为170MHz-1．675GHz。混频器使用吉尔伯特双平衡结构作为电路的核心单元，采用RC并联谐振电路作为负载以滤除输出高阶谐波，使用正交混频技术以有效抑制镜像干扰；通过采用电流注入技术，以减小流经开关管的电流，改善噪声系数，减小了负载上的直流压降，改善1．2V下混频器的直流工作状态；通过去除尾电流源以提高混频器的线性度。芯片测试结果表明，在1．2V的电源电压下，混频器转换增益为14．4dB，输入三阶截点为-3．05dBm，噪声系数为14．2dB，功耗为6mW.

基于互感开关变压器的毫米波宽带数控振荡器

为满足宽频带、高性能的要求,设计了一款V波段毫米波宽带数控振荡器(DCO)。采用基于互感开关变压器的电感调谐技术,通过互感开关控制一组耦合变压器实现双模切换,输出低频子带或高频子带,从而实现宽带设计。采用离散电压控制可变电容器实现离散电容器调谐,与开关电容相比降低了寄生电容和损耗,能够实现更大的带宽和良好的相位噪声。电路基于40 nm CMOS工艺设计,核心芯片面积仅为0.053 mm^(2)。频率调谐范围为57.85~72.30 GHz,1 MHz频偏处相位噪声范围为-95.32~-91.07 dBc/Hz。

基于40 nm CMOS工艺的全数字锁相环的I^(2)C接口设计

基于40 nm CMOS工艺设计了一款I2C接口模块,该模块用于全数字锁相环(ADPLL)的测试与应用场景,能够输出锁相环控制字或将控制字写入锁相环内部。按照ADPLL的功能需求将接口划分为系统模块,根据ADPLL的系统特点设计了对应的时序控制模块,实现了控制字数据的读写功能。通过Verilog HDL对系统完成行为级描述,利用脚本自动化设计,能够大幅节省设计时间,易于集成到系统中。实际测试结果表明,该I^(2)C接口模块能够对ADPLL相应控制端写入控制字,依照I2C串行总线协议与外部微控制器通信,可同时实现对ADPLL控制和监测的功能,满足测试与应用需求。

心包经郄门穴及其旁开非经穴电特性初探

目的:探测郄门穴与非经穴体内电特性,验证经穴体内电信号探测的可行性,以期能为今后经穴体内电特性研究及临床应用提供理论依据。方法:采用可在体使用的同心圆电极针及与其相配套的函数发生器和示波器探测13名健康志愿者皮下5 mm、15 mm、25 mm郄门穴与非经穴的电信号大小并对其进行比较。结果:13例志愿者在皮下5 mm探测均出现较清晰电信号波形,5例志愿者在皮下15 mm探测出现信号,随着探测深度的增加电压幅值变小。在皮下5 mm、15 mm郄门穴及非经穴电压幅值比较尚未发现显著差异(P>0.05)。结论:初步验证了经穴体内电信号探测的可行性,为经穴体内电特性进一步研究提供了新方法。

无线传感网SoC芯片中4.8GHz压控振荡器设计

采用SMIC0.18μm1P6M RF CMOS工艺设计了一个4.8GHzLC压控振荡器,该压控振荡器应用于无线传感SoC芯片射频前端频率综合器中。电路核心采用带电阻反馈的差分负阻结构,因此具有良好的相位噪声性能;2bit的开关电容阵列进一步提高了电路的调谐范围;共源级输出缓冲提供了较好的反向隔离度。所设计的芯片版图面积为600μm×475μm。在电源电压为1.8V时,后仿真结果表明,电路调谐范围最高可达40%,有效地补偿了工艺角偏差;在4.95GHz处,后仿真测得的相位噪声为-125.3dBc/Hz@3MHz,优于系统要求5.3dB;核心电路工作电流约5.2mA。

应用于无线传感网的接收信号强度指示器的设计

采用SMIC 0.18μm CMOS工艺设计了应用于无线传感网(WSN)的接收信号强度指示器(RSSI),其核心电路是采用跨导放大器构成的限幅器、半波整流器和相应的偏置电路。其工作在电流模形式下,对工艺角和温度具有良好的补偿特性。芯片测试结果表明:在电源电压为1.8V时,RSSI的直流功耗为4.14mW,2MHz输入信号频率下的检测范围为-58～-7dBm(以50Ω阻抗作参考),对应的输出指示直流电压为0.48～1.45V,检测斜率约为18.2mV/dB,非线性误差小于±0.7dB。芯片面积为0.654mm×0.430mm。

应用于无线传感网的低功耗PGA设计

可编程增益放大器(PGA)主要应用于无线传感网络射频前端接收机芯片。PGA的设计采用0.18μm RF CMOS工艺,以负载可编程为基础实现增益可变。PGA电压增益范围1～60dB,增益步长1dB,增益误差小于0.5dB,中心频率为2MHz,3dB带宽大于3.2MHz。通过控制放大器尾电流源工作与否来实现功耗管理。当电源电压为1.8V时,最大功耗为4mW,最小功耗为1.3mW。通过仿真验证,PGA性能能够满足系统设计要求。

0.18μm CMOS工艺10Gb/s VCSEL电压驱动器设计

采用SMIC 0.18μm 1P6M混合信号CMOS工艺设计了10Gb/s VCSEL电压驱动器,可以用于驱动共阴结构的VCSEL。电路采用了RC负反馈技术和C3A(电容耦合电流放大器)结构,仿真结果表明,电路在10Gb/s速率下工作性能良好,最高可工作至12.5Gb/s。电路采用1.8V和3.5V电压供电,直流总功耗为164mW。

10Gb/s 0.18μm CMOS限幅放大器

采用SMIC 0.18μm 1P6M混合信号CMOS工艺设计了10Gb/s限幅放大器。该放大器采用了带有级间反馈的三阶有源负反馈放大电路。在不使用无源电感的情况下,得到了足够的带宽以及频率响应平坦度。后仿真结果表明,该电路能够工作在10Gb/s速率上。小信号增益为46.25dB,-3dB带宽为9.16 GHz,最小差分输入电压摆幅为10mV。在50Ω片外负载上输出的摆幅为760mV。该电路采用1.8V电源供电,功耗为183mW。核心面积500μm×250μm。

基于电气网络理论与实验的经络信号传输特性研究

回顾半个多世纪以来采用阻抗测试方法确定经穴特性的研究进展,介绍这一方法的原理和技术,指出这一方法存在的不足。提出采用电气网络理论与实验测定经穴信号传输特性的方法,给出迄今为止在体表围绕一条经络开展实验所得到的初步结果。用经络线上穴位点输入到穴位点输出获得的响应信号与非经络线上等距离位点响应信号的显著不同,验证采用电气网络理论动态测定经络信号传输特性的可行性。

合穴足三里与经穴条口体内电特性的初步研究

目的:观察胃经合穴与普通经穴体内电特性,以期为经络腧穴电特性的研究提供新的方法,同时为合穴的临床运用提供更多的理论支持。方法:运用可在体内使用的电极针对22例受试者足三里、条口皮下10 mm进行电信号探测,并比较2组间电压幅值大小。结果:足三里电压幅值大于条口穴电压幅值,且2组间比较,差异有统计学意义(P<0.05)。结论:该种穴位体内电特性的研究方法可予推广运用;合穴足三里较经穴条口对所属经络上的电信号具有更好的反应。

基于Σ-Δ调制的比特流Hopfield人工神经网络及在片训练系统

提出了一种基于Σ-Δ调制的单比特Hopfield人工神经网络(HNN)的设计方法.网络中各神经元的输入输出均为基于Σ-Δ调制的单比特信号,这解决了多比特并行分布网络扇入扇出的难题.同时在设计12神经元全并行Hopfield网络过程中,通过数字后端设计,优化了关键模块,减小了系统的面积及功耗.最后采用同步扰动学习算法(SLA)实现了在片训练系统,通过此训练系统Hopfield网络实现了文字的联想记忆.