4路视频合成系统的FPGA设计

给出一种4路视频合成系统的FPGA设计,介绍了FPGA与AD芯片TVP5154的I2C通信配置、有效视频数据的抽取方法、SRAM乒乓操作以及FPGA对于视频的拼接处理方法。

监控系统中多路视频的合成方法

给出一种使用FPCA和ARM实现4路视频采集存储功能的嵌入式系统设计方法,介绍了FPCA控制视频AD芯片TvP5154对模拟视频进行数字转换、多路ITU656格式的视频数据的抽取方法、视频数据的乒乓存储以及合成后的视频数据的重组发送。

数字集成电路时序优化策略

时序是数字时序电路的核心,时序得不到满足将直接导致电路不能正常、稳定地工作。随着人们对系统数据吞吐量要求的成倍增加,芯片的规模和复杂度也在不断上升,此时,时序成为数字电路频率上升的瓶颈。时序违例往往导致芯片开发不能顺利进行甚至流片失败,这是不能接受的。从前端RTL代码到逻辑综合过程,研究了数字芯片设计中的时序优化方法,为数字电路工程师和研究人员提供有益的参考。

UWB定位系统FPGA基带处理设计

基于到达时间差(TDOA)算法,设计了一个脉冲超宽带(IR-UWB)室内定位系统的原理验证样机。主要介绍传感器捕捉标签发送的IR-UWB窄脉冲,进而测出窄脉冲到达传感器时刻的方法。利用FPGA中数字时钟管理器(DCM)的相移器功能模块(PS)构成延迟锁相环(DLL),测得到达传感器的窄脉冲相对于同步时钟的时刻。原理验证系统定位精度优于40cm,达到设计要求。

FPGA和USB2.0双工接口设计

为了实现FPGA与USB2.0之间稳定快速的数据传输,该设计利用USB2.0接口芯片CY7C68013的Slave FIFO模式,采用时分复用的方法设计了一种双向数据接口。在FPGA端,持续把从USB OUT FIFO读出的数据回写到USB IN FIFO,以实现系统的自环测试。该设计已被应用到超宽带(UWB)无线系统中,结果表明本接口工作稳定,数据传输准确,平均速率12Mb/s。

内嵌8051的USB 2.0设备控制器IP设计

基于USB 2.0协议规范提出了一个USB 2.0设备控制器串行接口引擎SIE的IP核的设计,并内嵌8051软核作为其微控制器进行SoC设计。所设计的SIE核在FPGA开发板上经过验证。

基于训练序列的峰值检测超宽带接收机的动态门限控制

针对峰值检测超宽带接收机,利用高斯信道下其系统误比特率是关于比较器门限的凸函数的特点,提出一种基于训练序列的动态门限控制算法.理论分析和数值仿真表明,动态门限控制算法不仅实现复杂度低,而且能够动态跟踪和快速逼近最优的比较器门限,以获得最小的系统误比特率.

一种基于ASIC的高速异步FIFO设计

分析了异步FIFO的结构和关键技术,在与利用格雷码作为异步FIFO指针编码对比的基础上,提出了一种采用移位码编码方式的FIFO,不仅减小了亚稳态出现的概率,也简化了电路结构,降低了电路面积和功耗,在此基础上也缩短了电路的关键路径,工作频率明显提升。根据仿真和综合结果显示,本文设计的FIFO工作性能稳定可靠。

无MCU的USB2.0设备控制器IP设计与验证

实现了一种无需MCU的USB2.0设备控制器IP核。使用硬件电路代替传统单片机实现的MCU和固件功能,支持高速(480Mb/s)和全速(12Mb/s)传输。所设计的IP核在FPGA上经过了验证,结果表明它可以作为独立的模块用于SoC系统中。