基于FPGA的GRU神经网络飞行数据异常检测

商用大型飞机飞行数据异常检测存在实时性要求高、检测点多等难点,使用传统时间序列处理软件存在处理时间长等缺点.本文提出基于可编程阵列芯片(FPGA)的门控循环单元(GRU)异常检测神经网络,对飞行振动数据源做时间序列分析异常检测.为满足高频采样数据的实时处理要求,对GRU的实现进行了多方面并行加速优化.一是提出一种结构化的并行优化方法.将权重参数保存在FPGA片上内存中并对数组做维度上的切割,使权重参数能在列维度上并行读取,配合对矩阵向量乘法的并行计算优化,实现GRU网络的高效计算效率.二是优化GRU网络激活函数的计算方式.使用片上内存做查找表,以流水线方式大幅减少了激活函数操作的延时和计算资源消耗.三是对GRU网络的数据通路做调整.通过优化计算顺序,消除了两组矩阵向量乘法的依赖关系,将关键延时降低了40%.测试结果表明提出的GRU飞行异常检测FPGA硬件加速器达到了高吞吐率10.33GFLOPS和低功耗2.532 w.

面向自动搜索型神经网络的加速器设计与实现

近年来,通过神经网络架构搜索(NAS)得到的自动搜索型神经网络在视觉任务中表现尤为突出,然而,其更为复杂多变的卷积规模和运算方式限制了其在边缘侧设备的应用.为解决这一问题,针对自动搜索型神经网络搜索空间中各种复杂多变的计算方式,设计了一款可加速自动搜索型神经网络的高帧率高灵活度加速器.首先,针对其丰富的卷积类型提出了阵列复用混合卷积(AMMC)结构,不新增MAC阵列就能灵活地实现不同卷积在不同方向上的并行化处理.其次,提出了一种可变精度的可配置多路选择激活(CMA)结构,有效地实现了这类网络应用的多种激活函数的高精度拟合.将MAC阵列规模为32*32的加速器部署到Xilinx的zcu102芯片上,时钟频率可达200 MHz,加速器功耗为3.2 w;移植MnasNet-a1对224×224尺寸图片处理的实际运行帧率为272.9 fps.