基于RRAM的运用MIG逻辑设计的加法器电路

本文采用SMIC 0.18μm CMOS工艺,设计了一种基于阻变随机存储器(RRAM)的加法器电路.区别于传统的蕴含逻辑(IMP)型加法器,本设计选取新型的多数表决器逻辑(Majority-Inverter Graph,MIG)实现加法运算.文中设计并验证了基于MIG逻辑的一位全加器的全部运算,证明了新逻辑在存储器计算方面的可行性.与传统RRAM一位全加器相比较,本设计的一位全加器因为采用新的逻辑方法使得RRAM多个单元可以并行进行数据操作,从而减少了运算步骤,及原有冗长运算引起的误差,有效提高了运算速度,为存储器内部计算提供了新的思路.