编译指导的多线程低功耗技术研究

多线程和低功耗将是研究下一代微处理器结构所要解决和实现的重点目标之一 .提出了一个在 SMT体系结构中通过动态调整 CPU执行频率降低功耗的计算模型 ,进一步分析和讨论了如何在编译时识别具有可使处理部件降低频率执行的期望区间 ,并给出了调整频率和能量分析的计算模型以及编译实现策略 ,目的是在不降低或不明显降低程序执行性能的情况下 ,显著降低处理器的功率 /能量消耗 .理论上该模型也可以用于

多媒体通信同步技术的研究

在分布式多媒体系统中,多媒体信息的同步传输是一项关键问题.该文概述了多媒体通信的几种同步方法,给出了评价,并讨论了实现方法.

分布式多媒体系统资源管理的研究

分布式多媒体系统中，资源管理包括多媒体呼叫建立期间服务质量（ＱｏＳ）协商、ＱｏＳ确认过程中的资源分配，以及多媒体传输期间资源监视、ＱｏＳ重协商过程中的资源调整等内容。文章概述了资源管理研究的关键技术，包括系统层次模型、资源管理模型和任务调度算法。

高性能BLAS在类Beowulf机群系统上的实现

Beowulf计划关于“基于 COTS技术以满足特殊计算需要”的思想使得机群计算成为高性能计算的一个重要流派 .本文针对类 Beowulf机群的 Intel微处理器特点 ,讨论了 BL AS的优化技术 ,在以软件 DSM系统作为并行编程环境的类

多媒体应用与操作系统支持

分布式多媒体应用已经发展成为计算机系统应用的重要组成部分 ,它要求服务质量 (Qo S)保证的特点给操作系统提出了新的挑战 ,操作系统必须提供合适的支持 .本文总结了多媒体应用的特点 ,论述了当前传统操作系统 (如 U-NIX,Windows,Solaris)不适合对多媒体应用的支持 ,提出了以下几方面的改进 :(1)自适应资源调整 ;(2 ) CPU调度 ;(3)磁盘调度 ;(4 )内存管理 ;(5 ) I/O管理 .

高性能分组交换机内部体系结构综述

交换机在电信部门和计算机行业发挥越来越重要的作用,其内部体系结构和调度算法决定交换容量和交换延迟,论文综述分组交换机的内部体系结构。分组交换机按结构可分为单级交换机和多级交换机。单级交换机内部结构可以分为输出缓冲的不相交路径拓扑结构、共享媒体结构、交叉开关结构、共用分组内存的时分结构、单级交换单元扩展的复合单级结构和并行交换单元结构,其特点是端口数目不多。多级交换机由多个级构成,每一级包含多个单级或多级交换单元,端口数目非常多,广泛应用于电信部门。

低功耗编译的若干相关技术

本文综述低功耗编译相关技术。首先简要介绍了若干低功耗领域的基本术语之后,总结出了可用于降低功耗的三类编译手段:选取有助于降低功耗的传统优化,考虑功耗因素改造现有优化技术和通过编译制导配合硬件降低功耗。其次简单介绍了多线程系统和功耗模型的相关研究,最后,文章给出了低功耗编译领域研究的若干有潜力的方面,供有志进行这方面研究的研究人员参考。

SCI(Scalable Coherent Interface)上软件DSM系统的实现与性能

介绍了软件 DSM系统 JIAJIA在 SCI网络上的实现 .利用 SCI的编程接口 SISCI重新设计和实现了 JIAJIA的通信模块 .并进一步对其进行了性能测试和分析 ,结果显示 ,在 SCI网络上 JIAJIA的性能得到了大幅度的提高 ;值得注意的是 。

IPv6服务质量控制机制

该文详细给出了 ＩＳＯ ＯＳＩ、ＣＣＣ和 ＡＴＭ服务质量（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ，ＱｏＳ）的概念，介绍了 Ｉｎｔｅｒｎｅｔ ＩＰｖ６对ＱｏＳ的控制机制。

针对非规则应用的OpenMP制导扩展

许多非规则应用的核心是稀疏矩阵运算 .稀疏矩阵运算的特点是对一个数组元素的引用依赖于另两个数组的元素值 ,因此具有非规则访存特点 .本文针对稀疏矩阵运算特点 ,提出一种新的 Open MP制导子句 indirect,并在机群 Open MP系统Open MP/ JIAJIA上进行了实现 .采用一个真实的 Open MP应用 Equake进行了测试 ,测试结果表明该制导扩展很有效 ,对于直接使用该制导子句的函数代码 ,其性能改进了 18% ,而整个应用的性能改进了 15 % .

编译器的性能监控、分析和调试方案

介绍了在基于IA64体系结构的高性能优化编译器ORC的性能调试阶段所开发的工具、利用的方法和积累的经验。实验数据部分给出了ORC性能调试阶段的实际情况,证明了文中介绍的工具、经验和方法在找到新的优化机会、快速定位并排除性能下降和保持性能稳步上升等多方面都是行之有效的。

一种增量式数据流分析方法

数据流分析是编译器中的重要部分 ,而增量式分析在程序开发环境和过程间优化编译器中有着相当实用的价值 .当程序发生变化时 ,它可以增量式地维护数据流信息 ,而不致因程序的任何小改动都重新进行数据流分析 .给出了一种增量式的消去数据流算法 ,它基于路径简化算法 ,具有和路径简化算法同样的复杂度 ,同样的通用性 (适用于不可归约流图和流函数不完备的情况 ) 。

寄存器传输级测试用例生成算法

基于控制流图数据流图层次模型,以分支覆盖、位功能覆盖以及语句可观测覆盖为目标,给出一个高层测试用例生成算法,并最终实现一种可行的RTL级测试生成算法.实验结果表明,在较少的测试生成时间下,该法可生成相对短的测试序列,得到与其他方法相当或略差的测试效果.此外,该算法因采用了测试用例技术而具良好的灵活性.

一种基于节的视频服务器允许接纳控制算法

提出了一种基于“服务器节”的支持压缩多媒体流的服务器中 CPU、磁盘、网络和内存等资源管理的方法和允许接纳控制算法 .“服务器节”概念定义了一组客户视频服务特性 ,如播放、快进、慢进和暂停等 ,并且确定了视频服务所需资源的分配参数 .一个“服务器节”包括视频服务组、磁盘设备、网络设备和允许接纳控制 .它不但能优化使用单个资源 ,对于给定系统支持最大数量的客户端 ,保证其服务质量 ( Qo S) ,而且其允许接纳控制算法能根据系统所有资源的状况 ,在不影响原有的视频服务基础上 ,确定对客户端新提出的视频服务是否接受 .

基于自适应网格的快速步进法

针对形状重建及Eikonal方程求解问题,提出了一种根据曲面曲率动态地对网格进行细化的快速步进法,证明了该方法在一阶差分情形下符合因果律,在实现中利用哈希表对邻接点进行快速定位。实验结果表明,该方法较已有方法计算误差小,对噪声适应力较强,可有效处理从明暗恢复形状问题。

一次通过的物理综合流程的设计实例——龙芯1的设计流程建立

本文介绍了一个基于 Cadence 物理综合工具的一次通过深亚微米设计流程。在流程中,重点考虑了高性能系统设计的时序收敛问题,深亚微米设计中的连线延迟、信号串绕以及精确的时序分析等问题。通过对科学院重大创新项目以及863重点项目支持的高性能 CPU(龙芯1)的设计和流片,对该流程的可行性进行了验证。龙芯1一次流片成功,主频达到了266MHz,符合最初的时序要求。

片上LCD控制器的设计与实现

LCD显示在电子产品中的应用越来越广泛,同时芯片制造工艺的迅速发展使得在片上集成LCD控制器成为可能。文章基于对片上LCD控制器的性能分析,在ICT-E32嵌入式CPU中设计并实现了一个片上的LCD控制器。该控制器支持大部分通用的液晶面板(LCDpanel),并已通过FPGA验证。

一种减小SRT浮点算法时延的优化方法

基于传统SRT除法算法的实现,提出了一种并行度更大的优化方法,即让传统SRT结构中组成商选择的相对独立两部分(包括计算选择函数表输入值和查找选择函数表)并行执行,从而缩短整体设计的时延.针对SRT算法基数为4,基数为8,基数为16的不同情况,使用Verilog硬件描述语言分别设计传统结构和相应的优化结构,然后通过DesignCompiler综合工具(采用.18标准单元库)得出时延和面积.实验结果表明,对于基数4的SRT算法,优化结构比传统结构时延大约能减小13.30％(减小的时延大约0.27ns),面积增加了5.02％;对于基数8的SRT算法,时延大约能减小22.31％(减小的时延大约为0.54ns),面积增加了31.94％;而对于基数16的SRT算法.时延大约能减小12.41％(减小的时延大约为0.33ns),但面积增加了259.59％.

39届设计自动化会议EDA工具展观后

设计自动化会议DAC(Design Automation Conference)是集成电路行业最重要的国际技术会议之一。会议内容覆盖集成电路设计、验证方法、EDA技术、硅加工技术、IP技术以及微电子行业的未来发展趋势等。与DAC同时举行的EDA工具展览会;汇聚了全世界各先进的EDA厂商。DAC技术专题的内容可以从DAC的会议论文集中了解。本文主要介绍本次EDA工具展览会的情况,以及根据目前EDA工具的发展,展望集成电路技术未来的发展趋势。

大型分布式GIS中错误分布的量化分析

建立一个专门的错误报告数据库 ,记录开发大型分布式GIS中各阶段发现的错误信息 ,然后根据数据库中的错误记录进行量化分析 ,得出错误分布情况 目的是识别出有错误倾向的代码 ,为如何合理地分配有限的测试资源提供依据 。