基于威焱831平台的H.264视频解码优化

为提高威焱831平台的多媒体处理能力,解决H.264解码器解码效率低的问题,在提出SIMD指令级优化方法的同时,提出一种面向帧拷贝的优化方法。通过分析开源软件FFmpeg中H.264解码器的并行化特性,使用威焱平台性能分析工具解析影响视频解码性能的热点函数。采用手工嵌入SIMD汇编指令的方式对关键模块热点函数进行优化,通过FFmpeg源码编译过程链接汇编实现的内存操作函数memcpy提升内存拷贝速度。实验结果表明,威焱831平台视频解码的平均性能提高26%,推动了威焱831处理器在多媒体应用领域的发展。

基于申威SIMD指令的H.264编码优化

国产化申威处理器出现较晚,其在多媒体领域中的性能还不突出,同时通用处理器中的单指令流多数据流(SIMD)因能有效提升并行处理能力而受到处理器厂商的青睐。为提高国产化自主平台申威架构的多媒体处理能力,结合申威架构Core3B体系的SIMD指令系统,提出一种基于申威架构的SIMD指令集H.264编码优化方法。结合申威处理器的并行结构特点,利用申威适配的Perf、Top指令等系统性能分析工具,采集两种主流视频分辨率下与编码性能强相关的高频热点函数,详细分析其程序并行化可行性,采用手工嵌入申威SIMD和访存扩展等汇编指令进行细粒度优化。实验结果表明,该方法在申威架构下的H.264平均编码性能提升了约30%。相应工作成果已推送到申威社区,增强了基于申威处理器的国产计算机在桌面多媒体应用领域的工作体验。

基于先进CMOS工艺的多通道Gbps LVDS接收器

在SIP(System In a Package)系统中集成具有LVDS(Low-Voltage Differential Signal)接口的多通道高速模数转换器(Analog-to-Digital Converter,ADC)时,面临不同LVDS输出通道延时不同所导致的数据采集错误的问题,为此设计了一个多通道自适应LVDS接收器。通过采用数据时钟恢复技术产生一个多相位的采样时钟,并结合ADC的测试模式来确认每一个通道的采样相位,能够自动对每一个通道的延时分别进行调整,以达到对齐各通道采样相位点,保证数据正确采集的目的。最后,基于先进CMOS工艺进行了接收器的设计、仿真、后端设计实现和流片测试,仿真和流片后的板级测试结果均表明该接收器能够对通道延迟进行自动调节以对齐采样相位,且最大的采样相位调节范围为±3 bit,信噪比大于65 dB,满足了设计要求和应用需求。

基于申威-威焱831和统信操作系统下设计即时通讯系统的全流程研究

申威作为国内信创产业重要的生力军,其完全自主指令集核心处理器的优势备受瞩目。但是,基于申威架构的应用全流程开发尚未得到足够关注。因此,提出基于申威-威焱831和统信操作系统设计了即时通讯系统的全流程开发应用。文中详细阐述了系统框架设计、Qt源码编译、Qt Creator安装,并提出了一种自动化获取Qt运行时库脚本的方法,彻底解决应用程序发布难题。最后,利用DEBIAN包管理软件对应用程序打包,实验结果证明,应用程序发布到其他客户机同样能正常工作。

申威平台单文件AppImage软件打包的研究与实现

Linux系统由于自由开源特性,许多个人、组织以及商业机构都能够进行Linux操作系统的构建,因此出现了众多各有特色的Linux发行版,每个发行版采用的包管理与软件分发技术不尽相同。文中主要介绍了Snap、Flatpak以及AppImage等Linux发行版常用软件打包技术,由于AppImage具有单一文件免安装的独有特性,作者对AppImage的原理及技术进行了详细分析,并将局域网即时通信软件Iptux进行了单文件打包。经测试验证,软件打包后能够在申威统信服务器操作系统以及麒麟服务器操作系统上正常运行,实用性强,为申威平台的软件打包提供了更多的思路和方法。

基于异或门的动态可重构的ROPUF设计与验证

阐述物理不可克隆函数(Physical Unclonable Function,PUF)技术的新结构、响应纠错、安全性及其应用,这是可重构物理不可克隆技术电路结构的研究,属于PUF新结构研究的一个分支。针对已提出的环形振荡器物理不可克隆函数(Ring Oscillator Physical Unclonable Functions,RO PUF)鲁棒性不足的缺点,提出基于异或门的可重构环形振荡器(XOR Ring Oscillator,XOR RO)的物理不可克隆函数电路。为了验证新型PUF结构的有效性。借助Vivado工具制造硬宏,在多块同型号Xilinx XCVU440上分析基于异或门的可重构环形振荡器的物理不可克隆函数电路。相比传统ROPUF,基于异或门的可重构环形振荡器的物理不可克隆函数电路,展现更高的片间汉明距离和更低的片内汉明距离。

一种嵌入式接口功能检测系统设计与实现

目前嵌入式技术的快速发展以及日益增多的芯片应用和设计,使用前的功能检测变得尤为重要,设计了一种嵌入式接口功能检测系统,将FPGA作为主控系统,上位机应用程序通过串口接收主控发送的测试命令,通过界面设置被测芯片序号ID,然后选择对嵌入式系统各部分模块进行功能检测,判断功能模块是否达到使用要求,测试完毕后可显示测试结果,用户存储测试信息。将FPGA和电路功能检测结合起来,既提高了检测的速度,又降低了测试难度和操作复杂度。测试结果表明,系统工作性能稳定,可视化显示可快速定位故障模块,满足设计要求。

多通道数据采集与分析系统设计

现代科学研究和装备制造业的进步,离不开先进的测试技术。“以信息化带动工业化、以工业化促进信息化”被提到了前所未有的高度,数据采集及分析系统广泛应用于科研、检测、教学、装备制造等领域,为此设计一款基于24位A/D转换器和FPGA为主的四通道、高精度数据采集仪以及上位机实时数据分析软件,帮助工程师们实现对土木工程、轨道交通、汽车工业、机械设备等方面的结构力学性能的全面掌握,解决结构的安全性、可靠性问题,达到优化设计和故障诊断的目的。通过该系统对机械振动信号的采样、旋转机构精密动平衡数据进行分析校验,表明该系统采样数据精度高、实时性强、上位机软件操作便捷、数据直观,能够实现设计要求。

高频度定位数据的优化处理方法设计

面对高并发大数据量的采集和存储需求,采用大数据架构来提高服务系统和设备性能,虽然也能够解决问题,但同时造成了建设难度和成本提高的新问题。对于某些大数据采集处理的设计要求,可以从应用设计维度对数据进行优化整合,不仅能够简化设计架构,降低建设成本,还能够提供更好的应用效果。文章以一个实际的高频度定位采集展示项目为例,从定位数据的采集、传输、存储、展示等多个方向对数据进行整合优化,将一个大数据量的系统降低到中量级数据应用,实现了需求和产品的共赢。

基于UOS系统下威焱831的PCIE-DMA设计

阐述一种国产化WY-831处理器和FPGA芯片异构通信方案的设计,此方案有效解决国产操作系统的异构计算场景下,国产处理器与FPGA进行高速通信和数据交互问题。探讨硬件框架设计和内核驱动软件设计,对方案进行测试验证,针对不同的数据量进行吞吐量测试。

一种可多功能应用的芯片测试验证平台设计

阐述测试验证平台可实现快速安全的管脚检测与功能测试,测试结果通过串口输出表格化信息,便于观察测试结果与故障判断,可节约测试时间。

基于国产处理器的Chiplet原型系统设计与验证

阐述国产处理器的Chiplet原型系统验证板的整体设计、硬件设计,包括高速接口设计、低速接口设计、电源设计、时钟设计、互连接口设计,系统软件设计。经验证该原型系统可满足基于PCIe2.0协议下的传输速率,实现高性能、高可靠性的异构通信。

基于ZYNQ的通用集成电路测试系统设计

阐述基于ZYNQ的通用集成电路测试系统设计,可以根据集成电路的实际需求,满足集成电路在扫描链功能测试、通用接口通信功能测试的双重需求,可以实现对多种通用芯片的关键参数进行测试。在测试阶段,降低了测试成本,系统有比较好的复用性。

一种基于威焱831处理器的多功能板卡设计与验证

阐述威焱831处理器是申威系列针对桌面PC端、车载、工业控制等领域推出的一款8核芯片。探讨以申威威焱831为核心,设计了一块用于工业、桌面级、车载等领域的多功能板卡。该设计采用了上叠方式,将主芯片、CPLD放置在核心板上。其余的时钟、LPC、UART等信号通过连接器与底板相连。此设计方案较为灵活,仅将几个必要的芯片放置于核心板上,底板可根据用户需求定制相应的接口外设。

基于申威架构的Redis适配安装及性能验证

Redis作为内存数据缓存技术,当前已应用至各大网络服务中。申威处理器作为国产通用高性能处理器,具有高性能、低功耗且完全自主可控,在民用市场使用中生态存在缺失,同时生态应用完善不足。本文以Redis-5.0.3为例主要介绍Redis基于申威SW3231处理器下的编译安装应用及Redis服务在申威处理器下的性能验证。

数据采集与处理的设计方法理论研究

在高可靠性旋转机械、桥梁、轨道交通等设备故障预测和管理中,需要实时地对设备工作状态进行数据采集,通过计算机对数据分析来进行监测,针对这一目的,提供一种信号采集与处理系统设计方法。高精度模数转换器AD7982、FPGA和Matlab为核心,FPGA控制ADC进行数据采集,利用Matlab中FdaTool工具箱设计滤波器并导出系数,最后基于QuartusII FIR IP核进行数据处理。通过联合仿真表明该设计方法可靠,可应用于设备的健康状态监测与管理。

基于PCI6540的通用PCI-X扩展平台设计

针对目前IC测试系统中对PCI接口外设的动态可扩展应用需求,提出了一种基于桥芯片PCI6540透明桥模式的通用PCI-X/PCI总线扩展方案。采用可编程逻辑器件CPLD及Verilog硬件编程语言实现模式控制及传输状态监控功能,并根据PCI总线规范设计了通用扩展平台板卡。通过对扩展板的系统集成及应用,测试验证PCI-X总线扩展平台,测试结果表明该扩展板功能完备、性能可靠稳定,现已应用于国产化芯片测试系统。

边界扫描寄存器电路的性能分析和优化设计

从边界扫描链(Boundary Scan Chain,BSC)和边界扫描寄存器(Boundary Scan Register,BSR)的电路模型展开讨论,分析其电路结构和工作原理,包括几个重要的控制信号,对其结构的优化提供了理论支撑。在此基础上论述了DesignWare BSR电路的几种设计方法,阐述电路如何进行基于边界扫描的仿真,分别分析输出功能和输入功能仿真下测试数据在电路中的流向,并将两种仿真功能下的数据流向合二为一,以实现电路结构的优化设计。同时针对门数量、面积、延迟和静态功耗这些参数指标对BSR电路进行性能分析,并根据优化后的电路构建最优的BSC模型。

一种CPU芯片功能自动测试平台的设计

针对CPU芯片的复杂性,芯片的自动化测试可节约测试时间,提高测试的准确度。设计了一种CPU芯片功能自动测试平台,该测试平台由待测CPU芯片、主控芯片和FPGA组成,主控芯片实现对待测电路的功能测试,FPGA负责协助处理,测试平台可实现CPU芯片的自动测试,测试结果通过串口输出表格化信息,便于观察测试结果与故障判断,弥补了测试机的不足。验证结果表明,该测试平台操作方便,可实现对复杂CPU的自动化测试,提高产品的测试效率。

基于PMAC的离子注入机运动控制原理与实现

运动控制系统在离子注入机系统中起到晶元机械传输、高精度位置控制、高精度的速度控制的作用。同时,位置测量、基于位置的数据采集和工艺流程的实施,均离不开运动控制技术的有力支撑。通过对运动控制基本原理的论述,结合PMAC光纤伺服系统、硬件系统架构和组成,完成了离子注入机的运动控制系统实施方案,并重点就全闭环、晶元定向和晶元MAP等关键技术予以展开。