资本结构视角下我国公司控制权的配置

本文分析了我国上市公司控制权的制度变迁过程和现状。针对现状,从优化资本结构入手,对我国上市公司提出内外两种制度安排来解决控制权问题。

高压BCDMOS集成电路的工艺集成

对高压BCD-MOS器件的结构和工艺进行了研究,用器件模拟MEDICI和工艺模拟T-SUPREM软件分别对器件结构和工艺参数进行了设计优化.在工艺兼容的前提下,设计制作了包含NPN、PNP、NMOS、PMOS、高压LDMOS等结构的BCDMOS集成电路样管.测试结果表明,样管性能与模拟结果相符.

三极管RBSOA测试仪的设计与实现

主要介绍了三极管反向偏压安全工作区(RBSOA)测试仪的硬件结构和相应的软件实现。该测试仪主要基于三极管的RBSOA及三极管的开关原理,并结合实际测试生产环境,设计了大功率电源供电电路、电流驱动电路、电压箝位电路、电流电压检测电路、单片机控制电路以及PC机的用户界面这6大模块。该测试系统采用了电感诱导控制电流和箝位电路限压,成功实现了对三级管集电极电流Ic和集电极-发射极电压Vce的控制;使用多点采样法,实现了可靠的电流电压检测。经过长期对不同型号和同一型号不同状况的三极管测试,成功验证了测试仪的性能和可靠性。

高速ADC中折叠电路的改进

针对8bit 125Ms/s折叠插值A/D转换器芯片设计,文中提出了一种新的折叠波产生算法,在低压设计中节省了电压设计余度.折叠电路的尾电流源采用低压宽摆幅的共源共栅结构,使差分对的尾电流源更匹配,改善了整个A/D转换器的非线性;折叠电路输出端采用跨阻放大器输出,提高了折叠电路输出端的带宽;采用共模反馈电路,使折叠输出的共模点更稳定,减小了折叠波的过零点失真.整个电路采用2.5V低电压设计,UMC 0.25μm的工艺模型参数,用Hspice对A/D电路进行模拟验证.结果表明,此电路取得了预期结果.

高压VDMOSFET击穿电压优化设计

通过理论计算,优化了外延层厚度和掺杂浓度,对影响击穿电压的相关结构参数进行设计,探讨了VDMOSFET的终端结构。讨论了场限环和结终端扩展技术,提出了终端多区设计思路,提高了新型结构VDMOSFET的漏源击穿电压。设计了800V、6A功率VDMOSFET,同场限环技术相比,优化的结终端扩展技术,节省芯片面积10.6%,而不增加工艺流程,漏源击穿电压高达882V,提高了3%,由于芯片面积的缩小,平均芯片中测合格率提高5%,达到了预期目的,具有很好的经济价值。

提高MOS功率晶体管封装可靠性技术研究

功率MOS晶体管的正向导通电阻是器件的重要指标,严重影响器件的使用可靠性。从封装材料、封装工艺等方面论述功率MOS管降低导通电阻、控制空洞、提高器件可靠性的封装技术,并通过一些实例来阐述工艺控制的效果。

InGaP异质结双极晶体管ESD特性研究

研究了高速射频集成电路(RFIC)中InGaP异质结双极晶体管(HBT)器件的特性。测试了单指发射极和双指发射极两种结构器件的大信号DCI-V特性及抗人体模型(HBM)静电放电(ESD)能力。结果表明,双指发射极器件比单指器件能传导更高密度的电流,并能抵抗高能量的ESD;两种器件的击穿特性相似。这些结果可以用来指导RFIC ESD保护电路的设计。

全自动扩片机的设计

在半导体后工序生产中,每张圆晶片都要粘贴在胶膜上,再在划片机上分割成小功能芯片,然后到扩片机上均匀扩张,张紧在一个圆箍上,才可以到自动粘片机上生产。 扩张率=扩片后的圆晶片直径/扩片前的圆晶片直径×100％。 扩片后的要求:1）扩张率合乎要求;2）线性扩张,即每个小芯片前、后、左、右的间距相等,并且芯片的方向要一致;3）片膜不能有破损,不能有芯片脱落现象。

厚度式晶体管框架分离技术

探讨根据框架厚度进行框架分离的基本原理和要求。

SOT-23框架自动切断机系统设计

介绍了SOT-23框架自动切断机的工作过程,重点阐述了其控制系统的软、硬件设计,实践证明,利用PLC设计的自动切断机运行稳定,很好地满足了生产需要。

PLC在SOT-23晶体管封装设备改造中的应用

文章以南韩自动粘片机为研究对象,重点阐述了应用PLC进行设备改造,完成了产品升级换代。现场使用表明,该设备改造投资少,效益大,运行可靠。

铜线替代金线在晶体管封装中的压焊工艺研究

通过比较铜线与金线的性能,论述了铜线压焊的特点、设备的改造、铜线产品质量检验与常见不良产品等,在晶体管产量较大时,使用铜线压焊能有效地降低生产成本,因而在通用民品中有着非常广阔的应用前景。