基于22nm工艺的GNSS芯片片上偏差的时序分析

静态时序分析是芯片设计的一个重要环节。在22nm工艺下的静态时序分析中,采用传统的OCV方法会导致时序不准确、性能不稳定和设计鲁棒性下降等问题。为了提高时序精确性和缩小设计周期,提出了一种基于22 nm工艺的GNSS导航芯片分析方法,使用ICC2实现布局布线以及PrimeTime工具实现静态时序分析;将遵循正态分布的局部参数替代固定的全局参数,采用参数式片上偏差技术结合路径分析模式进行建模。实验结果表明,参数式片上偏差与路径相结合建模的分析方法相较于先进式片上偏差技术,WNS优化了约56.2%,TNS改善了约82.2%,总违例路径减少了58.7%,节省了高达50.8%的时序分析时间,验证了参数式片上偏差与路径相结合的方法的优越性,降低了悲观度,提高了时序精确性,缩小了设计周期。

一种用于高性能计算的高速内存和封装解决方案

HBM高速内存接口设计解决现代DDR的两个关键问题,它增加了内存的可用带宽与降低功耗。本文介绍了第二代高带宽存储器(HMB2)高速内存控制器与物理层IP与配套晶圆基底封装(COWOS)的设计挑战及创意电子提供的相应解决方案。为了评估这一概念,HBM与CoWoS的原型采用台积电16纳米CMOS实现。从硅验证的结果也证明了整套方案的有效性。这些技术包括:HMB2高速内存控制器、HMB2高速内存物理层和台积电所提供的CoWoS封装。所提出的方法都是对高性能计算芯片所需高带宽的有效解决方案并减少面积与功耗开销。