一种面积有效缩减的AES算法硬件实现

给出了在一种安全处理器(SSX11-140)中有效缩减AES算法硬件实现面积的设计方案。该方案对轮密钥存储、列混合变换及其逆变换等操作进行了优化处理,并在密钥扩展、加密计算及解密计算中对S-盒、列混合变换等关键计算部件进行了复用。实验结果表明,该设计在满足实际应用性能需求的同时,有效地减小了硬件实现面积,可应用于小规模体系结构中。