汽车电子芯片EMC测试标准研究

在汽车电子产品所采用的电磁兼容测试标准的基础上,以功率驱动芯片为例,提出了汽车电子芯片级电磁兼容测试的必要性,并重点介绍了集成电路电磁发射测试标准IEC61967和集成电路电磁抗扰度测试标准IEC62132。

硅基MEMS加工技术及其标准工艺研究

本文论述了硅基MEMS标准工艺 ,其中包括三套体硅标准工艺和一套表面牺牲层标准工艺 .深入地研究了体硅工艺和表面牺牲层工艺中的关键技术 .体硅工艺主要进行了以下研究 :硅 /硅键合、硅 /镍 /硅键合、硅 /玻璃键合工艺及其优化 ;研究了高深宽比刻蚀工艺、优化了工艺条件 ;解决了高深宽比刻蚀中的Lag效应 ;开发了复合掩膜高深宽比多层硅台阶刻蚀和单一材料掩膜高深宽比多层硅台阶刻蚀工艺研究 .表面牺牲层工艺主要进行了下列研究 :多晶硅薄膜应力控制工艺 ;

Ni(Pt)Si硅化物温度稳定性的研究

对比研究了夹层结构Ni/Pt/Ni分别与掺杂p型多晶硅和n型单晶硅进行快速热退火形成的硅化物薄膜的电学特性.实验结果表明,在600～800°C范围内,掺Pt的NiSi薄膜电阻率低且均匀,比具有低电阻率的镍硅化物的温度范围扩大了100～150°C.依据吉布斯自由能理论,对在Ni(Pt)Si薄膜中掺有2%和4%的Pt样品进行了分析.结果表明,掺少量的Pt可以推迟NiSi向NiSi2的转化温度,提高了镍硅化物的热稳定性.最后,制作了I-V特性良好的Ni(Pt)Si/Si肖特基势垒二极管,更进一步证明了掺少量的Pt改善了NiSi肖特基二极管的稳定性.

集成化MEMS工艺设计技术的研究

针对目前MEMS研究领域中普遍存在的器件设计与加工工艺脱节的问题 ,提出了一种集成化的MEMS工艺设计技术 ,即在器件设计的过程中充分考虑加工工艺的特点和制约 ,提高器件的工艺设计能力和效率 .这种工艺设计方法以结构材料、反应材料、工艺设备和环境限制的数据库为基础 ,从工艺过程为结构材料和反应物之间的物理或化学反应的角度出发 ,提炼出了工艺设计规则 ;在设计过程中 ,结合版图尺寸和具体的工艺参数 ,对工艺过程中器件结构二维断面上的所有结构材料的状态和图形进行计算和记录 ,并以此信息为依据结合设计规则判断工艺流程的合理性 ,并把相应的工艺信息、材料信息等代入器件的结构分析中去 ,实现MEMS器件的集成化工艺和结构设计 .最后三维可视化设计工具IMEE1.0实现了集成化的设计技术 ,并通过对一个结构比较复杂的气体传感器进行设计和制作 ,验证了这种集成化工艺设计技术的可行性和实用性 .

原电池型高分子电解质三电极氢传感器的研究

本文以高分子固体电解质为基础制备了三电极原电池型氢气传感器，详细考察了溅射镀膜法、化学镀膜法、铂黑模压法等不同的催化电极的制备方法，及相应传感器的性能．溅射法制备的铂催化电极活性最高，性能稳定，灵敏度达到模压法制备的铂黑电极传感器的16倍，传感器在0～10^4ppm范围内输出电流与氢气浓度呈线性关系，灵敏度达到4μA／100ppm.化学镀膜法制备的铂电极性能不稳定．

一种控制硅深刻蚀损伤方法的研究

提出了提高硅深反应离子刻蚀的新方法。该方法在硅的侧壁PECVD淀积SiO2，硅的底部采用热氧化的方法形成SiO2。由于在刻蚀中硅与SiO2的刻蚀选择比为120∶1-125∶1，因此SiO2层可以抑制在硅-玻璃结构的刻蚀中出现的lag和footing效应，扫描电镜结果也证明，采用改进工艺后的硅结构在经过长时间的过刻蚀后仍然保持了完整性。硅陀螺测试结果也证明了改进工艺的正确性。

一种用于差分电容检测的电荷Delta-Sigma调制器的研究

研究一种用于差分电容传感器检测的电荷Delta-Sigma调制器结构.在该检测电路中不需要C/V转换电路,待检测的差分电容直接作为调制器环路的输入电容,差分电容的变化量首先被转换为变化的电荷,然后被调制成一位的数字输出信号.文章最后给出了一个二阶的Delta-Sigma调制器的行为级仿真结果.

用于纳电子器件的超薄氮氧硅薄膜的软失效电导

研究了2.5nm超薄氮氧硅薄膜的软击穿电导特性.统计实验结果表明,软失效电导和软失效时间与环境温度之间均遵从AHhenius规则,而且软失效电导和软失效时间遵从一个反对称的规律.它们源于同一个应力诱生缺陷导电机制.

纳米尺度多晶硅微结构刻蚀研究

以HBr作为刻蚀气体,采用ICP金属刻蚀系统对气体流量、刻蚀压力、离子源功率、偏压功率等工艺参数与刻蚀速率、刻蚀选择比和侧壁垂直度的对应关系进行了大量工艺实验。借助理论分析和工艺条件的优化,开发出一套可满足制备侧壁垂直度的纳米尺度多晶硅密排线结构的优化刻蚀工艺技术。实验结果表明:当采用900 W的离子源功率、11 W的偏压功率、25 cm3/min流量的HBr气体和3 mTorr(1 mTorr=0.133 3 Pa)刻蚀压力的工艺条件时,多晶硅与二氧化硅的刻蚀选择比大于100∶1;在保持离子源功率、偏压功率、气体流量不变的条件下,单纯提高反应腔工艺压力则会大幅提高上述选择比值,同时损失多晶硅和二氧化硅的刻蚀均匀性;HBr气体流量的变化在上述功率及反应腔工艺压力的工艺范围内,对多晶硅与二氧化硅的刻蚀选择比和多晶硅刻蚀的形貌特征均无显著影响。采用上述优化的刻蚀工艺条件,配合纳米电子束光刻技术成功得到多晶硅纳米尺度微结构,其最小线宽为40 nm。

用DTPDO研究超薄栅氧化层的诱生缺陷

应用直接隧道比例差分(DTPDO)谱技术研究了深亚微米MOS器件超薄栅氧化层的应力诱生缺陷。实验结果发现超薄栅氧化层直接隧道栅电流的比例差分谱存在明显的三个谱峰。这意味着在超薄栅氧化层退化的过程中有三种氧化层高场诱生缺陷共存。研究结果表明,三种缺陷的饱和缺陷密度均随着应力电压和应力温度的增加而增加。三种缺陷的特征产生时间常数与器件的实验温度、所加的应力电压和氧化层的失效时间相关。

硅对聚合酶链式反应抑制作用的实时定量实验研究

采用实时定量PCR的方法研究了硅表面对乙肝病毒(HBV)DNA扩增过程的抑制作用。实验中采用HF处理的H终止硅和与自然氧化的硅片作为样品,按照1.0mm2/μL和5.2mm2/μL的面体比(硅片总表面积与PCR反应液的体积之比)与PCR反应液预混合(未加DNA样品,同时,TaqDNA聚合酶的浓度分别为0.2U/35μL和1.0U/35μL),充分混合预设的时间后,取出硅片,汲取上清液与DNA样品混合后采用实时定量PCR仪SlanTM进行扩增。扩增结果的荧光曲线表明:自然氧化的硅样品对PCR抑制作用更强,其对Taq聚合酶的抑制效果大于4.4mU/mm2;高面体比条件下,即使在初始扩增阶段,也达不到理想的指数形式;缩短芯片反应时间有利于降低材料对扩增的抑制效应。

高密度RF等离子体刻蚀工艺直流自我偏压的研究

直流自我偏压作为高密度射频(RF)等离子体刻蚀工艺中的重要电学参数,反映出具有高能量的离子对待刻蚀晶片的轰击效果,后者决定了刻蚀工艺的各向异性、刻蚀速率、选择比及形貌特征等工艺结果。该文以HBr作为刻蚀气体,采用电感耦合等离子体(ICP)金属刻蚀系统针对刻蚀工艺中的直流自我偏压进行研究。研究中分别改变离子源功率、衬底偏压功率、刻蚀压力及HBr气体流量,观察直流自我偏压及其峰值的相应变化规律。实验结果表明,随着离子源功率的升高,直流自我偏压将会轻度降低;升高偏压功率则会显著提升直流自我偏压。刻蚀压力与直流自我偏压呈正比例关系,HBr气体流量的变化及待刻蚀晶片的材质对直流自我偏压无显著影响。

电气工程设计存在的问题及其改进策略探析——以海安集成电路技术创新中心项目为例

电气工程设计是建筑工程设计的重要组成部分,电气工程设计的科学性与合理性,对于建筑工程的使用质量和使用功能具有十分重要的影响。现阶段,可能由于受到市场竞争加剧等外部因素的影响,电气工程设计的品质难以稳步提升,这无疑也不利于建筑工程整体交付成果。文章在对电气工程设计相关介绍的基础上,对电气工程设计存在的问题及改进策略进行了阐述,并结合海安集成电路技术创新中心项目案例应用做了进一步分析,针对电气工程设计存在的问题给出了海安集成电路技术创新中心项目的改进策略,以期能为相关的电气工程设计领域提供技术层面的参考。

岩土三轴试验中的粘聚力与内摩擦角

根据莫尔-库仑破坏准则,岩土三轴试验的轴向破坏应力与围压之间呈线性关系。根据包络线定理,通过求解三轴试验应力圆包络线,得到粘聚力c、内摩擦角φ的计算公式。该公式具有物理意义明确,表述简单,且c、φ值可分别独立计算等特点,开辟了抗剪强度参数计算的新途径。据分析,粘聚力c与σc(零围压时的轴向破坏应力)成正比,随K(轴向破坏应力随围压变化的斜率)增大而下降;内摩擦角φ只随K增大单调升高。应用该公式列出了多组岩土工程中有一定代表性的岩土三轴试验数据。

对数跳跃加法器的算法及结构设计

本文介绍一种新型加法器结构———对数跳跃加法器 ,该结构结合进位跳跃加法器和树形超前进位加法器算法 ,将跳跃进位分组内的进位链改成二叉树形超前进位结构 ,组内的路径延迟同操作数长度呈对数关系 ,因而结合了传统进位跳跃结构面积小、功耗低的特点和ELM树形CLA在速度方面的优势 .在结构设计中应用Ling′s算法设计进位结合结构 ,在不增加关键路径延迟的前提下 ,将初始进位嵌入到进位链 .32位对数跳跃加法器的最大扇出为 5 ,关键路径为 8级逻辑门延迟 ,结构规整 ,易于集成 .spectre电路仿真结果表明 ,在 0 2 5 μmCMOS工艺下 ,32位加法器的关键路径延迟为 76 0ps,10 0MHz工作频率下功耗为 5 2mW .

纳米压痕和划痕法测定氧化硅薄膜材料的力学特性

为了研究不同制备工艺对材料力学性能的影响 ,选择了热氧化、LPCVD和PECVD三种典型工艺 ,在硅片上制备 1μm氧化硅薄膜。通过纳米压痕和划痕检测可知 ,热氧化工艺制备的SiO2薄膜的硬度和模量最大 ,LPCVD制备的样品界面结合强度高于PECVD。纳米压痕和划痕技术为此提供了丰富的近表面弹塑性变形和断裂等的信息 。

一种粒子探测器的CMOS读出电路设计(英文)

提出了新型的应用于粒子探测器CMOS读出电路中的电荷灵敏放大器和CR-(RC)n半高斯整形器的结构.电荷灵敏放大器采用多晶硅电阻做反馈来减小噪声,仿真发现与传统结构相比,在探测器电容高达150pF时,输入等效噪声电荷数由5036个电子减小到2381个,代价是输出摆幅减小了0·5V.在整形器中,MOS管电阻与多晶硅电阻串联,通过调节MOS管的栅压来改变阻值,以补偿工艺的偏差,在不明显降低线性度的情况下保证了时间常数能够比较精确控制.

一种带宽可调的连续时间滤波器的设计

讨论了一种连续时间低通滤波器的电路结构和基本原理,介绍了调整连续时间滤波器通带频率的方法.对电路进行了计算机模拟,模拟结果和理论计算基本一致.电路采用1.2μm双层多晶硅双层金属CMOS工艺流片,取得了满意的结果.

SOC测试中BIST的若干思考

文章简述SOC测试中BIST的优势,结合SOC设计与测试的相关标准,探讨BIST的发展。

负载均衡自路由交换结构

为下一代网络提供服务质量保证的业务,提出了一种新颖的两级负载均衡多路径自路由交换结构。该结构的两级都使用一种多路径自路由结构。第一级通过简单的算法和少量缓存将输入端到达的数据流量均匀地派送到本级各输出端。第二级则通过自路由的方式将数据分组转发到其最终目的端口。数学分析和仿真证明,在理论研究常见的可容许(admissible)流量条件,该结构可以得到100%的吞吐率;在实际的统计可容许(statistical admissible)流量条件下,通过并行叠加机制可以得到100%的吞吐率。与其他结构相比,该结构无排队时延和抖动,硬件复杂性和传输时延也明显减小。