非接触式智能卡监听器系统设计

引言 智能卡以其使用方便、交易时间短、安全可靠等特点被广泛应用于交通、医疗、消费等领域。智能卡可分为两大类：接触式智能卡和非接触式智能卡。接触式智能卡通过物理触点和读卡器交换信息，非接触式智能卡通过射频信号来交换信息。

基于VI的恒温区段测量系统设计

在半导体器件的生产过程中需要定期测量扩散炉、合金炉的恒温区段,针对人工测量效率低,精度差等问题,设计了基于LabVIEW虚拟仪器的恒温区自动测量系统,阐述了系统的组成和测量原理。

基于电力线通信的温度采集系统的设计

本温度采集系统基于电力线通信技术,以宏晶科技公司的STC12LE5A60S2双串口高速单片机为主控芯片,采用DS18B20温度传感器来检测环境温度;并通过LCD将温度显示出来,利用国产电力载波通信芯片RISE3501来实现温度数据在电力线上的传输。

LTE系统辅同步信号检测算法研究

该文着重于对LTE系统辅同步(SSS)信号检测算法研究。首先介绍了LTE辅同步信号结构,然后介绍了滑动互相关算法,对时域检测和频域检测两种算法做了理论的研究。通过仿真分析,比较两种检测算法的性能,表明频域检测算法性能更好,与理论分析一致。

基于FPGA的数据采集系统设计与实现

设计并实现了一种基于FPGA的高速数据采集系统,后端系统用于采集目标ADC芯片的数字输出,将采集后的数据传输至PC机再进行分析。数据采集系统采用DDR2 SDRAM存储、千兆以太网(Gigabit Ethernet,GE)传输设计,在Altera Stratix III FPGA平台上进行了测试与应用,最终成功采集1GByte的数据,连续没有数据丢失。

电力线载波通信系统的物理层仿真方法的研究

基于正交频分复用技术(OFDM)的电力线载波通信系统物理层的开发和仿真应该采用模块化的方法,最好的办法就是把整个系统以及仿真分割成一个个的小模块进行,对每一个模块都进行独立的测试。非常重要的是,在理想信道(如AWGN高斯加性白噪声静态信道)下,每一个模块的性能都应达到理论上最优的效果。每一个模块的执行也应该灵活化(如参数化),这样有利于整个系统的仿真环境建立。

SoC系统中VCI_AHB桥的设计及验证

针对SoC设计中IP核复用问题提出了一种高性能VCI/AMBA AHB封装电路的前端设计方法。通过对两种标准的功能和时序分析比较得出设计方案后,使用硬件描述语言实现功能,并通过搭建测试环境进行验证,仿真结果表明符合设计要求。在TSMC 0.13μm工艺下对电路进行综合,综合后时序、面积、功耗均达到了很好的优化。

基于E语言的数字电视DVB-H系统数据链路层功能验证研究

随着数字电视的迅速发展和移动多媒体设备——手机,PDA等的普及,新的技术被发展并应用于手持设备数字电视的接收,DVB-H手机电视标准提供了很好的手机电视接收解决方案。该标准是DVB-T的扩展应用,在数据链路层实现了时间分片、多协议封装和前向纠错功能,从而降低了平均功耗,增强了移动接收的鲁棒性。提出了基于E语言的DVB-H系统数据链路层的功能验证环境,并给出了具体验证步骤和结果分析,最后通过验证分析完善和改进了DVB-H数据链路层系统功能,此外对基于E语言的验证方法进行了一定的研究。

基于前导的步进式AGC算法研究及仿真实现

AGC是无线通讯系统的重要组成部分。文中对基于802.16d的协议进行了分析,阐述了如何利用前导设计一个数字基带部分的步进式AGC的具体方法,同时给出了AGC重要参数的选择方案。

一种新的反馈式协作协议

文章提出了一种新的反馈式协作协议(FSADF),综合考虑了源到中继和目的端的信道传输特性,源到目的端的信道状态决定是否协作,而采用何种协作模式(放大转发或译码转发)由源到中继的信道实现决定。给出了新协议的中断概率性能分析。仿真结果表明:在相同频谱效率情况下,所提协议比现有的反馈式协作协议(FSDF)性能有较大提升,增益大小与源到中继的信道条件有关。

集成电路可测性设计IO复用方法

超大规模集成电路特征尺寸逐步缩小的发展过程中,芯片面积是制约芯片成本的最重要因素之一,也是直接影响半导体产品市场竞争力的最重要因素之一。本文介绍了将所有可测性设计(DFT)的输入输出端口(IO)与各种类型的正常功能工作模式的IO复用的方法,从而达到减少IO并最终减小芯片面积的目的。介绍了输入信号和输出信号分别在单向端口IO和双向端口IO中复用的方法。然后,以一款经过0.18μm逻辑工艺流片验证的flash存储器控制芯片为例,对比了采用IO复用方法前后芯片的利用率和面积,证明了方案的可行性和有效性。

超过100dB SFDR的1.2V 14位20M采样保持放大器

设计了适用于14位20M流水线型模数转换器的采样保持电路.该电路采用了伪差分嵌套增益增强CMOS运算放大器,该运放的增益在各个corner及温度下都高于130dB,从而保证了采样保持电路的精度.在TSMC 0.13μm CMOS工艺下,仿真结果显示,该采样保持电路能够达到高于100dB的SFDR,完全满足14位的精度要求.

用VHDL设计实现的家电控制电路例证

利用可编程芯片的编程特性和丰富的内部资源,用VHDL设计实现了一种家电控制电路,以满足个性化的要求。着重介绍控制芯片的工作原理、硬件构成及电路的设计过程,通过计算机仿真和实验证明了设计的正确性。

数字电视解调芯片的可测试性设计与优化

介绍了VLSI芯片的测试技术及故障模型,针对一款数字电视接收系统解调芯片,从设计中不同的阶段分析了集成电路的可测试性设计及其优化,解决了由于集成大量存储器引起的测试覆盖率低的问题,完成了该芯片满足时序要求的可测试性设计及优化过程,达到了流片要求.

颜色空间转换的硬件设计与实现

针对RGB和YUV格式数据在数字媒体中的重要性及YCrCb格式易于数字处理的特点给出了颜色空间转换模块的一种硬件设计与实现。其中重点分析了RGB模式处理器和RGBtoYCrCb转换模块的设计。实验结果表明该颜色空间转换模块可以应用于图形引擎或视频设计中。

超大规模集成电路中基于OCV的时序收敛方法

当芯片设计进入深亚微米,片上工艺偏差(OCV)造成的时序不确定性,成为超大规模集成电路时序收敛中的关键问题,单纯使用传统时序分析方法,已不能完全达到时序收敛的要求。文中首先介绍了静态时序分析方法,阐述了深亚微米下OCV分析对时序收敛的重要性,并提出对OCV问题建模和分析的方法。最后通过一个具体的设计实例,运用基于OCV的时序分析方法达到时序收敛。

SOC芯片的可测试性设计与功耗优化

介绍了数字集成电路可测试性设计与测试覆盖率的概念,针对一款电力网通信芯片完成了可测试性设计,从测试的覆盖率、功耗等方面提出了优化改进方案,切实提高了芯片的测试覆盖率,缩减了测试时间和成本,降低了测试功耗,同时保证了芯片测试的可靠性,最终使芯片顺利通过量产测试。

整合TV功能的新型数码相框设计

本文提出了整合TV功能的新型数码相框的设计方案,重点讨论了系统设计和软件设计及关键性难点,并指明了进一步改进的方向。

一种能够精确检测高于带隙基准电压的上电复位电路

本文描述了一种新型的上电复位电路。该电路的基本原理是基于Kuijk带隙基准电路,并在此基础上新加入2个电阻以使其能够检测高于带隙基准电压的电源电压。本文给出了其中一种检测电平为1.64V的电路设计,其仿真结果显示:当温度从-40℃上升到125℃时,检测电平的变化小于2mV。

一种低电压带隙基准电压源的设计

分析了传统CMOS工艺带隙基准源电路中基准电压设计的局限性。给出了一种低电源电压带隙基准源的电路设计方法,该电路采用TSMC0.13μm CMOS工艺实现,通过Cadence Spectre仿真结果表明,该电路产生的600mV电压在-30～100℃范围内的温度系数为12×10-6/℃,低频时的电源抑制比(PSRR)可达-81dB,可在1～1.8V范围内能正常工作。