VLSI晶体管级时延模拟方法

提出了一种新的晶体管级时延模拟方法,为了保证模拟的精度,综合考虑了存在于短沟道晶体管中的短路电流、输入/输出耦合电容和载流子速度饱和等效应对MOSFET晶体管沟道电流的影响,针对经典的ALPHA沟道电流分析模型(Alpha-Power-Law)进行了改良,以达到精确计算沟道电流的目的·该方法通过改良的节点分析方程(MNA)计算逻辑门的输出波形,以获得逻辑门的时间延迟和跳变时间·所开发的晶体管级时延模拟器性能优越,当逻辑门中某一晶体管的一个参数(如沟道长度、宽度或阈值电压VT0)改变后,模拟器可以快速地计算出新的逻辑门输出波形·基于BSIM370nm工艺模型,采用HSPICE软件的模拟结果来验证该方法的效率与精确性·实验结果表明:该方法模拟效率高,模拟一个逻辑门平均仅需1·0ms;模拟精度高,在所有测试电路时延模拟结果中,最大误差仅为5·04%,平均误差为2·68%·

芯片功耗与工艺参数变化:下一代集成电路设计的两大挑战

目前Intel、AMD、IBM等国际著名厂商均将其集成电路生产工艺全面转入65nm制程,对于以高性能为目标的高端芯片设计,受到了来自成本、设计与测试复杂性等方面的诸多挑战．文中主要论述了其中两个重要而具体的挑战:高功耗和日益显著的工艺参数变化(process variation)．首先分析了纳米工艺下芯片功耗的组成、高功耗的诸多危害和目前主要的低功耗设计方法;然后分析了工艺参数变化的组成,较大工艺参数变化对电路设计的影响以及电路性能分析、功耗分析和低功耗设计的统计式算法;最后结合笔者的研究工作,简单地对下一代集成电路设计的相关研究热点进行预测．

新型数字移相器的设计

介绍了DDS(直接数字频率合成)移相器的基本原理及其信号频率受限的问题,提出了数字移相器的两种新设计:改进型DDS数字移相器和三角函数合成法数字移相器。改进型DDS型移相器提高了相位分辨率;而三角函数合成法在保持移相分辨率较高的前提下,扩展了移相信号的频段。