基于电流模结构的超宽带无源混频器设计

采用SMIC 55 nm CMOS工艺,提出基于电流模结构的2~8 GHz超宽带高线性度直接下变频无源混频器结构.本设计主要结构为低噪声跨导放大器(low noise transconductance amplifier,LNTA)驱动I/Q两路电流模无源混频器,负载为低输入阻抗的跨阻放大器(trans-impedance amplifier,TIA),即LNTA-Passive Mixer-TIA结构.LNTA采用电容交叉耦合以及双端正反馈结构,解决阻抗匹配以及噪声等关键参数的折中问题.整个接收机链路获得较好的线性度及噪声性能,对于电源电压以及衬底噪声的鲁棒性也有所提升.后仿结果表明,在电源电压1.2 V情况下,射频输入信号频率为2~8 GHz,1 dB压缩点为−5.5 dBm,带内输入三阶交调点为−1 dBm,整体噪声系数为4 dB,核心版图面积为0.12 mm^(2).

太赫兹固态通信系统技术发展现状与挑战

太赫兹固态通信系统被认为是下一代通信的重要技术备选方案,其高速、实时、大容量传输特性为“万物智联”提供了可能。当前,太赫兹固态通信系统面临诸多技术挑战。为进一步推动太赫兹固态通信系统研制,梳理了太赫兹波段信号调制、固态器件、天线以及收发系统的研究进展与关键技术,并剖析了太赫兹通信系统未来的发展方向。太赫兹固态通信系统将进一步加快通信系统小型化研究,促进信号、器件、芯片、系统等多项技术深度优化融合,为商业化应用提供技术基础。

一种低相位噪声锁相环频率合成器的设计

通过MATLAB对锁相环进行系统建模与分析,采用改进型宽摆幅低噪声电荷泵结构,结合2位开关电容阵列技术与RC低通滤波技术,设计了一种低相位噪声锁相环频率合成器。基于SMIC 0.18μm CMOS工艺设计的芯片测试结果表明,该锁相环系统的频率覆盖范围达到1.27~1.82GHz;在中心频率为1.56GHz处的相位噪声为-105.13dBc/Hz@1 MHz,抖动（均方根）为2.2ps。

ESPRIT算法广义逆矩阵求解的快速FPGA实现

在基于旋转不变子空间的信号参数估计(estimating signal parameter via rotational invariance techniques,ESPRIT)算法中涉及到求解信号子空间矩阵的逆矩阵,针对常用方法计算复杂度高,实时性差等问题,提出使用广义逆公式对信号子空间矩阵进行求解的方法.在FPGA平台上设计并实现了由复数矩阵乘法、矩阵LU分解、下三角矩阵求逆等子模块构成的广义逆矩阵求解系统.利用该系统求解广义逆矩阵所用的时间约为2.18 ms,与在MATLAB上对同样矩阵进行广义逆求解的平均用时15.7 ms减少了7.2倍.使用该系统的结果在MATLAB上完成后续仿真,对ESPRIT算法最终所得角度进行误差分析,最终所得角度的平均估计误差约为0.04°.结果表明,该系统能在保证结果精确度的同时有效减少运算时间.

生物芯片与肿瘤研究

生物芯片技术是指通过微加工和微电子技术,在芯片表面构建微型生物化学分析系统,对组织细胞中的蛋白质、DNA或者其他生物组分进行高通量检测。生物芯片广泛应用于生命科学、司法鉴定、食品及营养科学、环境科学、农林科学、军事科学等多种领域。本文重点对其在肿瘤研究和诊断治疗中的应用做一简要综述。

Hermite矩阵特征值分解的硬件加速

在数字信号处理领域,Hermite矩阵的特征值分解有着非常广泛的应用.为了解决其硬件实现问题,提出了一种基于复数域Jacobi算法的硬件加速架构,该设计方案可适用于不同大小的Hermite矩阵.为了在计算精度、计算速度和资源占用之间取得平衡,在Matlab平台上对定点运算的小数位量化位宽进行了仿真,以8×8大小的Hermite矩阵为例,确定了15位的小数位量化为最佳.分别介绍了复数域Jacobi算法硬件加速中寻找最大非对角线元素、构造酉矩阵和更新特征值矩阵和特征向量矩阵的硬件电路结构.在Zynq-7000系列FPGA开发板上进行了实现,仅需要17 438LUTs和24 650Registers即可在34.42μs内完成对8×8大小的Hermite矩阵的特征值分解.

SoC嵌入式flash存储器的内建自测试设计

深亚微米技术背景下,嵌入式存储器在片上系统芯片(system-on-a-chip,SoC)中占有越来越多的芯片面积,嵌入式存储器的测试正面临诸多新的挑战。本文论述了两种适合SoC芯片中嵌入式flash存储器的内建自测试设计方案。详细讨论了专用硬件方式内建自测试的设计及其实现,并且提出了一种新型的软硬协同方式的内建自测试设计。这种新型的测试方案目标在于结合专用硬件方式内建自测试方案并有效利用SoC芯片上现有的资源,以保证满足测试过程中的功耗限制,同时在测试时间和芯片面积占用及性能之间寻求平衡。最后对两种方案的优缺点进行了分析对比。

一种12位100 MS/s流水线ADC的设计

设计了一种12位100 MS/s流水线型模数转换器。采用3.5位/级的无采保前端和运放共享技术以降低功耗;采用首级多位数的结构以降低后级电路的输入参考噪声。采用一种改进型的双输入带电流开关的运放结构,以解决传统运放共享结构所引起的记忆效应和级间串扰问题。在TSMC 90nm工艺下,采用Cadence Spectre进行仿真验证,当采样时钟频率为100 MS/s,输入信号频率为9.277 34MHz时,信干噪比(SNDR)为71.58dB,无杂散动态范围(SFDR)为86.32dB,电路整体功耗为220.8mW。

一种L频段高线性度低噪声放大器的设计

对低噪声放大器线性度提高的方法进行分析。基于导数交叠法,使两个晶体管偏置在不同区域,并利用这两个晶体管源端产生的相位差,抵消了3阶项电流。采用TSMC 90nm CMOS工艺,实现了一款L频段高线性度全差分低噪声放大器,测试得到输出3阶交调点达30.6dBm,增益为14.54dB,噪声系数为1.63dB,功耗为45mA@3.3V。

一种高线性度相位插值器

设计并实现了一种高线性度相位插值器。分析了相位插值器的工作原理和传统相位插值器结构,以此为基础,提出了一种具有高线性度的相位插值器电路。该电路采用TSMC 90nm CMOS工艺进行设计,后仿真结果表明本设计的相位插值器具有良好的线性度,整个电路版图面积为(155×368)μm^2,核心电路面积为(63×114)μm^2。在1.2V的电源电压下,相位差值器模块电路的功耗为3.12mW。

一种X频段RF MEMS开关的设计与仿真

设计了一种可用于X频段的射频微机电系统(RF-MEMS)的开关。它通过上电极中心以及两端的螺旋结构提高了等效电感值,减小了谐振频率,从而在较低的频段下实现了较好的隔离度。采用阻抗匹配改善开关结构的射频性能。利用Ansoft HFSS软件仿真分析了开关关键结构参数对电磁性能的影响,包括绝缘介质层厚度k,上电极与下电极之间空气层厚度o、上电极宽度w和上电极间距m,总结了各参数对电磁性能的影响趋势,确定了各参数的最优取值。在整个X频段,开关开态时的插入损耗小于0.83 d B(绝对值,下同);关态时的隔离度大于18.5d B。在中心频率10 GHz的插入损耗为0.57 d B,隔离度为30.65 d B。

一种用于北斗导航接收机的全集成差分LNA

基于SMIC 180nm CMOS工艺,设计了一款用于北斗导航接收机射频前端的低噪声放大器。在该低噪声放大器中,所有电感均为片上实现,提高了集成度;采用差分结构,提升了共模噪声抑制能力。LNA的输入和输出均为50Ω标准阻抗匹配。测试结果表明,当频率为1.27GHz时,该LNA的功率增益为15dB,噪声系数(NF)为2.3dB,1dB压缩点(P1dB)为-6dBm。差分电路单路功耗为25mW,芯片面积为1.2mm2。

面向端到端目标检测神经网络的高效硬件加速系统设计

针对神经网络目标检测系统在硬件资源受限与功耗敏感的边缘计算设备中应用的问题,提出了一种基于现场可编程门阵列(FPGA)实现的YOLOv3-Tiny神经网络目标检测硬件加速系统.利用网络结构重组、层间融合与动态数值量化,缩减YOLOv3-Tiny网络规模.基于通道并行与权值驻留硬件加速算法、紧密流水线处理流程与硬件运算单元复用,提升硬件资源利用效率.所设计的端到端目标检测加速系统被部署在UltraScale+XCZU9EG FPGA上,达到了96.6 GOPS的吞吐量与17.3 FPS的检测帧率,功耗为4.12 W,并具有0.32 GOPS/DSP与2.68 GOPS/kLUT的硬件资源利用效率.在保持高效准确目标检测能力的同时,硬件资源利用效率优于其他已有的YOLOv3-Tiny目标检测硬件加速器.

具有噪声鲁棒性的三维磁性纳米粒子成像快速重构方法

为提升磁性纳米粒子三维成像和重构速度,降低三维重构对采样投影数据完备性要求,针对含噪声投影数据三维重构优化问题,本文提出了一种具有噪声鲁棒性的三维磁性纳米粒子成像快速重构方法(noise-robust 3D sparse sampling magnetic particle imaging,3D NRSS-MPI).该算法通过求解一个由MPI投影成像正向模型l2范数和稀疏正则约束建立的凸优化问题实现3D MPI图像重构.模型不受MPI扫描轨迹限制,为不断发展的MPI新技术提供了普适性的基础模型;建立的三维全变分稀疏算子(3D total variation sparse operator, 3D TV Sparse Operator)利用MPI先验信息提升含噪MPI投影数据三维重构的鲁棒性,且可以进行无矩阵运算,大幅提升了运算效率.通过点源和冠状血管模型成像实验表明,在1/4欠采样下,本文3D NRSS-MPI方法可以有效消除重构图像星状伪影,获取较高的图像信噪比,同时冠状动脉重建结构相似性超过0.701,可以准确地对欠采样、有噪声的MPI数据进行快速而稳健的重建,有效缩短了4倍成像和重构时间.

一种高线性度非对称单刀双掷开关的设计

介绍了一种用于射频收发系统的16GHz、低损耗、高隔离度、高线性度的非对称型单刀双掷开关。针对串联和并联晶体管尺寸对插入损耗及隔离度的影响、对称型和非对称型两种结构各自的特点,以及选择非对称结构的原因进行了分析。采用90nm CMOS工艺实现,设计中采用深N阱MOS管,并在必要的节点加入交流悬浮偏置,提高开关整体性能。测试表明,Rx模式下,插损为0.77dB,隔离度为22.9dB,输入1dB压缩点为9dBm;Tx模式下,插损为2.14dB,隔离度为20.2dB,输入1dB压缩点大于15dBm。

一种快速瞬态响应的无片外电容LDO

设计了一种快速瞬态响应的无片外电容低压差线性稳压器（LDO）。采用具有摆率增强作用的缓冲级电路,可以在不额外增加静态电流的同时检测输出端电压,在负载瞬间变化时增大功率器件栅极电容的充放电电流。缓冲级电路还引入了简单的负反馈技术,增加了环路的相位裕度。采用SMIC 180nm的CMOS工艺进行设计和仿真。仿真结果表明,当输入电压为1.4-5V时,该LDO的输出电压为1.2V,最大负载电流为300mA;负载电流在1mA和300mA间变化时,最大过冲电压为76.5mV,响应时间仅为1.5μs。

基于90nm CMOS工艺的37GHz分频器

对高速分频器的注入锁定特性进行了研究,并实现了一个基于电流模逻辑的分频器。该分频器采用了电感峰值技术,分频范围可达25~37.3GHz,电源电压为1.2V,功耗为24mW。芯片采用TSMC 90nm CMOS工艺设计制造,并给出了测试结果。

一种瞬态增强无片外电容LDO电路

基于CSMC 0.18μm工艺,设计了一款瞬态增强的无片外电容LDO。设计误差放大器时,采用改进的第2级放大器提高功率管栅端的充放电速度,从而提高瞬态响应。采用嵌套密勒补偿方式来保证LDO的稳定性。仿真结果表明,输入电压为2～4.5V时,LDO的输出电压为1.8V,负载电流在1～300mA之间具有良好的稳定性,响应时间为1.4μs,最大过冲电压为84mV。

基于InP DHBT工艺的33~170 GHz共源共栅放大器

基于500 nm磷化铟双异质结双极晶体管(InP DHBT)工艺,设计了一种工作在33~170 GHz频段的超宽带共源共栅功率放大器。输入端和输出端的平行短截线起到变换阻抗和拓展带宽的作用,输出端紧密相邻的耦合传输线补偿了一部分高频传输损耗。测试结果表明,该放大器的最大增益在115 GHz达到11.98 dB,相对带宽为134.98%,增益平坦度为±2 dB,工作频段内增益均好于10 dB,输出功率均好于1 dBm。

磁性纳米粒子成像高灵敏度正交接收系统

本文通过有限元分析设计高灵敏度磁性纳米粒子成像正交接收系统,提升MPI信号检测灵敏度和磁场匀质性,用于预临床小动物级MPI成像。设计的正交接收线圈组新增加x向接收线圈,并且在z向优化了成像视野面积与接收灵敏度,在预临床小动物级MPI成像平台中经过仿真验证、制备、调试、校验,完成了模型成像和小动物成像实验,结果表明本文方法有效提升了图像质量和图像对比度.