高速ADC中CMOS比较器的改进

在对用于高速 A D C 的 C M O S 传统比较器分析的基础上,为进一步减小其失调电压,本文给出了补偿电路的结构框图,并进行了理论上的分析和实验仿真。

可自校正失调电压的BiCMOS锁存比较器设计

在对传统CMOS锁存比较器分析的基础上,设计了一种可自校正失调电压的BiCMOS锁存比较器,它既具有双极型电路快速、输入失调电压低和大电流驱动能力,又具备CMOS电路低功耗和高集成度的特性,因而它们特别适用于高速缓冲数字信息系统和其它便携式数字设备。