CMOS电路晶体管级功耗优化方法

随着集成电路工艺进入纳米时代,在集成电路设计约束重要性方面,功耗已成为与性能等量齐观的设计约束.由于缺少有效的晶体管级时延模拟器,所以现有的低功耗设计技术均为逻辑门级功耗优化方法.受惠于更低的优化颗粒度,晶体管级优化方法具有比逻辑门级方法更强的静态功耗优化能力,因此针对高静态功耗的纳米工艺芯片,开展晶体管级优化方法的研究具有非常重要的意义.基于晶体管级VLSI模拟器,提出了一种新的晶体管级优化方法用于进一步降低静态功耗,它由两个算法步骤构成:先用聚团策略(clustering)在逻辑门空间来提高优化算法的效率,再用粒度较小的晶体管空间优化算法来提高功耗的优化效果.实验证明所提方法具有以下优点:1)该方法适用范围较广,可以分析和优化各种电路.这些电路中,每个晶体管都可以有不同的阈值电压VT0、沟道宽度W和沟道长度L.2)该方法的功耗优化效果较好.在晶体管级W+VT0+L的功耗优化实验中,该方法在不降低动态功耗优化效果的前提(动态功耗平均仅增加0.02%)下,在合理的运行时间(优化C7552仅用856.4s)内,在晶体管级对逻辑门级优化结果进行进一步优化,使静态功耗得到进一步降低,平均降低22.85%,最大降低43%.

电源线/地线网络单点SOR统计分析方法

随着集成电路工艺进入纳米工艺时代,VLSI规模在增大的同时,还伴随着显著的工艺参数变化,使得电源线/地线网络(P/G网)分析从确定式分析算法转变为统计式分析算法,迫切需要能够降低算法复杂度的局部分析算法.为了计算设计者感兴趣的P/G网少数IR电压降比较大的问题节点电压变化,必须分别计算出这些点的相关电阻向量,本文提出了一种单点SOR(Successive Over Relaxation:连续过松弛-超级松弛)的统计分析方法(SN-SOR).与传统的全局SOR方法相比,SN-SOR方法有如下三个优点:(1)局部松弛.由于计算一个问题节点q的相关电阻向量,必须仅在q点加一个激励,所以SN-SOR方法不是采用全局电路节点的顺序松弛方法,而是采用从q点不断向周围节点进行松弛的波状松弛方法,当某些节点的IR电压降小于一个极小的设定值时(即相关电阻足够小),这些节点就不再向外进行松弛计算,因此SN-SOR方法具有局部松弛的特性.(2)高效.与传统的全局SOR方法相比,SN-SOR方法不仅松弛点非常少,而且松弛次数也有所减少.(3)低空间复杂度.当计算出q点相关电阻向量后,SN-SOR方法不是将所有相关电阻都存起来,而是只将强相关电阻存起来,对于大多数的弱相关电阻,仅将少数代表节点上的弱相关电阻存起来,所以本文方法的空间复杂度比较低.大量的实验数据表明,与全局SOR求解方法相比,SN-SOR方法在保持较高精度(误差小于0.38%)的前提下,速度可以提高20倍.