一种p-GaN HEMTs栅电荷表征方法

与Si基金属-氧化物-半导体场效应晶体管(MOSFETs)的绝缘栅结构不同,p-GaN增强型高电子迁移率晶体管(HEMTs)的栅极结构为pn结,其在较大正向电压下处于导通状态,漏电导较大。传统栅电荷测试方法假设栅极注入电流全部存储为栅电荷,因此不适用于p-GaN HEMTs器件,否则会严重高估数值。鉴于此,基于栅电荷积累的基本过程,提出了利用动态电容法来减小漏电流影响来提取p-GaN E-HEMT的栅电荷参数。结果表明,该方法能够得到更理想的栅电荷米勒平台和特性曲线,结果更符合实际,具有重要的应用价值。

铜片夹扣键合QFN功率器件封装技术

铜片夹扣键合工艺是一种替代传统引线键合中多引线或者粗引线键合的新工艺,其工艺产品本身具有一定性能优势,并且随着其技术应用的拓展,铜片夹扣键合产品结构变得多样化。针对铜片夹扣键合封装产品的结构设计以及工艺设计发展方向进行了研究,分析了铜片夹扣键合产品的性能优势,以及铜片夹扣键合不同阶段产品的结构特性与发展趋势;依据封装产品发展需求,总结出铜片夹扣键合产品结构未来的发展方向以及发展中面临的瓶颈问题,通过对其封装工艺、结构与材料分析给出对应的解决策略。

镀钯铜丝芯片键合工艺控制和可靠性研究

随着金价的不断上升,集成电路封装成本越来越高。为此,集成电路封装厂商纷纷推出铜线键合来取代金丝键合,以缓解封装成本压力。但是纯铜丝非常容易氧化,为了提高键合生产效率及产品可靠性,目前封装厂商主要采用镀钯铜丝作为键合丝。对集成电路镀钯铜丝键合生产技术和工艺控制方法进行了探讨,并和金丝及纯铜丝工艺控制进行了比较分析。对镀钯铜丝键合工艺主要失效模式进行了介绍和说明,并就弹坑检测试验方法进行了比较分析和总结。特别是对特殊产品的弹坑检测试验如何才能确保结果准确,进行了实例分析。

塑封集成电路分层研究

目前塑封集成电路的分层问题越来越受到半导体集成电路封装厂商以及整机厂商的关注和重视。文章对塑封集成电路的分层产生的机理和塑封表面贴装集成电路潮湿敏感度等级的认定作了介绍。另外,对几种主要的分层失效的标准作了详细解释和说明。文章对影响塑封表面贴装集成电路分层的主要因素进行了详细的分析和说明,并对三种不同封装形式塑封集成电路的吸湿和去湿过程进行了分析和研究,并给出了结论。最后文章就如何防止分层问题提出了相应的措施。

集成电路封装开裂产生原因分析及对策

塑封体开裂是集成电路封装影响产品可靠性的致命不良,具有产品损失大、不易发现、隐患时间长等特点。本文探讨在制造过程中的开裂预防与控制方法。

晶圆切割中背面崩裂问题的分析

半导体技术不断发展,越来越多的新材料、新工艺应用在晶圆制造中。这对封装核心工序的划片工艺提出了很大挑战。在划片工艺中背面崩裂的控制是一个难点。文章主要是从工艺材料、工艺条件、划片刀以及设备四方面分析产生背面崩裂的主要因素以及优化方法。同时介绍了两种控制背面崩裂较有效的切割工艺:减少应力的开槽切割工艺和DBG工艺。

超薄圆片划片工艺探讨

集成电路小型化正在推动圆片向更薄的方向发展,超薄圆片的划片技术作为集成电路封装小型化的关键基础工艺技术,显得越来越重要,它直接影响产品质量和寿命。本文从超薄片划片时常见的崩裂问题出发,分析了崩裂原因,简单介绍了目前超薄圆片切割普遍采用的STEP切割工艺。另外,针对崩裂原因,还从组成划片刀的3个要素入手分析了减少崩裂的选刀方法。

叠层芯片封装技术与工艺探讨

论述了在叠层芯片封装的市场需求和挑战。首先采用在LQFP一个标准封装尺寸内,贴装2个或更多的芯片,这就要求封装体内每一个部分的尺寸都需要减小,例如芯片厚度、银胶厚度,金丝弧度,塑封体厚度等,要求在叠层封装过程中开发相应的技术来解决上述问题。重点就芯片减薄,银胶控制,无损化装片,立体键合,可靠性等进行了详细的介绍。

IC封装中引起芯片裂纹的主要因素

芯片裂纹是半导体集成电路封装过程中最严重的缺陷之一。由于芯片裂纹最初发生在芯片的背面,而且有时要在高倍显微镜下才能观察到,所以这种缺陷在很多情况下不易被发现。文章主要介绍和探讨了IC封装过程中引起芯片裂纹的主要原因。划片刀速度、装片顶针位置/顶针高度和吸嘴压力、塑封框架不到位以及切筋打弯异常等都会引起芯片裂纹,从而在从IC焊接到PCB板或使用过程中出现严重的失效和可靠性质量问题。只有了解了导致芯片裂纹的各种因素,半导体集成电路封装厂商才能采取针对性的预防措施杜绝芯片裂纹这种致命的缺陷。

3D封装中的圆片减薄技术

随着微电子工业迅猛发展,圆片直径越来越大,当150mm、200mm甚至300mm英寸圆片被减薄到150μm以下时,圆片翘曲和边缘损伤问题变得尤为突出。超薄减薄技术是集成电路薄型化发展的关键技术,它直接影响电路的质量和可靠性。文章从超薄圆片减薄中常见的圆片翘曲和边缘损伤造成的损失出发,分析了圆片翘曲和边缘损伤的原因,提出了相应的改善措施。

薄片划片微损伤与芯片断裂强度探讨

超薄圆片的减薄、划片技术是集成电路封装小型化的关键基础工艺技术,随着减薄后化学机械抛光(CMP)、旋转腐蚀、干法刻蚀或干法抛光等释放应力技术被广泛采用,减薄造成的圆片背面损伤几乎为零,所以划片造成的微损伤对芯片断裂强度的影响变得越来越突出。本文分析了影响芯片断裂强度的主要原因,对薄片划片微损伤的来源、危害及解决方法进行了探讨。同时,着重介绍了一种新的激光划片方式,即喷水波导激光(LMJ)划片法。

对QFN封装芯片散热PAD的测试研究

QFN封装芯片体积小、重量轻,它特殊的底部PAD能有有效的散热,具有卓越的电性能和热性能[1]。然而如果芯片管脚与芯片散热PAD存在内部短路的问题时,在FT测试将无法准确的筛选出来。部分芯片在终端客户无法正常使用从而引发客户投诉和质量问题。针对此问题,对FT测试方案在硬件设计上进行了优化改善,能够准确的筛选出封装异常芯片。

微电子封装切筋系统和模具的设计与应用

微电子封装自动切筋系统和模具有着专用性强、定制化程度高的特点。系统和模具的结构设计,流程设计,制造工艺、产线管理的体系完善是确保切筋系统和模具稳定运行的关键。本文针对封装后道自动切筋系统和模具的设计要点,制造工艺及应用特点进行分析和探讨。

微电子封装切割真空失效分析及对策

切割是制造微电子QFN(Quad Flat No-leads Package,方形扁平无引脚封装)产品的重要工艺步骤,整体片条框架产品通过切割工步分离为单颗的集成电路。真空失效是影响切割设备稳定性和产品品质的关键点,本文针对QFN封装产品的切割特点进行真空失效分析和探讨。

MSOP10-EP功率集成电路封装技术

无锡华润安盛科技有限公司的MSOPl0一EP功率集成电路封装技术荣获2008年度中国半导体创新产品和技术奖。

引线框氧化与可靠性关系的研究

铜材料引线框架具有良好的导电导热性能,同时具备良好的机械性能和较低成本,但是由于框架和塑封料之间较差的粘结力在回流焊时容易造成封装体开裂。文章研究了铜框架氧化膜的特性,以及氧化膜对半导体封装的可靠性影响。根据试验,氧化膜会随着时间温度而增加,当氧气含量低于1%时增加缓慢。当氧化膜的厚度超过20nm时,塑封料与氧化铜之间的结合力就会显著下降,同时交界面的分层也会加剧。最后针对氧化膜厚度受控的产品做回流焊测试,确认是否有开裂,结果表明与结合力测试相符。氧化膜的厚度需要低于42.5nm,可以提高在reflow时的抗开裂性能。

发挥每一个团队成员的最大潜力

作为一个半导体封装制造企业IT部门的经理，考虑“如何发挥每一个团队成员最大潜力”的问题可能有点夸张，但虽然只有20人的一个小团队，要为一个拥有近3000员工、上百台PC、20台服务器、15套大大小小的应用系统的大公司服务，还真不是一个简单的事情，所以“让每一个团队成员都能充分发挥最大的潜力”,就成为我工作中必须经常思考的一个大问题了。

一种镀铜预塑封封装载体结构

封装载体是用来在封装组装过程中支撑芯片、提供芯片和外部的电气连接。近年来随着5G、新能源汽车、数字货币等高端电子行业的发展,传统的封装载体引线框架和基板由于工艺局限和材料影响导致封装尺寸偏大、可靠性降低。因此业界开发了镀铜预塑封框架。本文介绍了镀铜预塑封框架技术的工艺流程和结构、材料特性和可靠性,并分析了未来的发展。