期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一款低频电容倍增电路的设计
1
作者
夏翔
付贤松
邹玉峰
《集成电路应用》
2023年第9期8-10,共3页
阐述一种节能型的电容倍增电路的设计,它解决了单片集成的锁相环(Phase Locked Loop,PLL)的低通滤波器电路受限于尺寸只能外置的问题,该电路用TSMC 0.18μmBCD工艺制成,版图面积0.00975mm2,功耗0.0162mW。应用于LED TV背光系统的参考输...
阐述一种节能型的电容倍增电路的设计,它解决了单片集成的锁相环(Phase Locked Loop,PLL)的低通滤波器电路受限于尺寸只能外置的问题,该电路用TSMC 0.18μmBCD工艺制成,版图面积0.00975mm2,功耗0.0162mW。应用于LED TV背光系统的参考输入频率为50Hz~400kHz的PLL,由此实现单片集成。
展开更多
关键词
电路设计
锁相环
电容倍增
低频
下载PDF
职称材料
题名
一款低频电容倍增电路的设计
1
作者
夏翔
付贤松
邹玉峰
机构
天津工业大学电子与
信
息工程学院
华源智信半导体有限公司
出处
《集成电路应用》
2023年第9期8-10,共3页
文摘
阐述一种节能型的电容倍增电路的设计,它解决了单片集成的锁相环(Phase Locked Loop,PLL)的低通滤波器电路受限于尺寸只能外置的问题,该电路用TSMC 0.18μmBCD工艺制成,版图面积0.00975mm2,功耗0.0162mW。应用于LED TV背光系统的参考输入频率为50Hz~400kHz的PLL,由此实现单片集成。
关键词
电路设计
锁相环
电容倍增
低频
Keywords
circuit design
phase locked loop(PLL)
capacitance multiplier
low-frequency
分类号
TN432 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一款低频电容倍增电路的设计
夏翔
付贤松
邹玉峰
《集成电路应用》
2023
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部