硅转接板制造与集成技术综述

集成电路制程发展放缓,具有高密度、高集成度以及高速互连优势的先进封装技术成为提升芯片性能的关键。硅转接板可实现三维方向的最短互连以及芯片间的高速互连,是高算力和人工智能应用的主流封装技术。从硅转接板设计、制造以及2.5D/3D集成等方面,系统阐述了硅转接板技术的发展现状和技术难点,并对相关关键工艺技术进行详细介绍。

高速高密度光电共封装技术

分析了高速高密度光电共封装中2.5D、3D集成技术,提出并验证了2种2.5D光电共封装结构:采用硅转接板的光电共封装和采用玻璃转接板的2.5D结构,经仿真得到在40 GHz工作时可以实现较低的插入损耗,并进行了工艺验证,制备了硅转接板和玻璃转接板样品。还提出了一种新型基于有机基板工艺的3D光电共封装结构,该结构相比其他2.5D和3D结构尺寸更小、更薄,设计更灵活。对该结构进行了工艺验证,制作了光探测器(PD)与跨阻放大器(TIA)共同集成的三维光电共封装样品。

基于Cavity基板技术的堆叠芯片封装设计与实现

介绍了一种适用于堆叠芯片的封装结构。采用层压、机械铣刀开槽等工艺获得Cavity基板,通过引线键合(wire bonding,WB)和倒装焊(flip chip,FC)两种方式实现堆叠芯片与基板的互连,并将堆叠芯片埋入Cavity基板。最后,将包含4款有源芯片和22个无源器件的小系统高密度集成在一个16 mm×16 mm的标准球栅阵列封装(ball grid array,BGA)封装体内。相比较于传统的二维封装结构,该封装结构将封装面积减小了40%,封装高度减小500μm左右,并将堆叠芯片与基板的互连空间增加了2倍。对这款封装结构的设计过程进行了详细的阐述,并验证了该封装设计的工艺可行性。

基于硅转接板的光电混合集成共封装技术研究

基于硅基光电子技术和产业发展趋势,结合微电子集成电路封装发展现状,紧紧围绕高速、高密度、低功耗互连与计算对光、电集成技术研究的迫切需求,概述光子集成电路(PIC)与电子集成电路(EIC)共封装集成的TSV、凸点、组装等关键工艺技术。采用协同设计方法,利用成熟微电子封装工艺进行光电组件的集成,实现EIC和PIC器件的封装内集成,有利于开发完整的硅光子芯片与集成电路协同封装制造工艺与设计技术,加速突破性能和成本障碍,推动光电集成技术的快速发展。

半导体集成电路可靠性测试及数据处理方法

产品的可靠性对于研究人员分析产品服务时间非常重要。所以说,可靠性在很大程度上可以检验产品的质量,并且反映出产品合格与否。在使用新技术和新材料的情况下,普通半导体集成电路的线宽逐渐减小,因此研究人员就需要集中精力最大化地提高半导体的集成度,这也对于半导体集成电路在可靠性方面提出了更加严苛的要求。本文主要介绍了半导体集成电路的可靠性测试,并分析了热载流子注入测试和栅氧化层测试等两种数据处理方法。

集成硅基转接板的PDN供电分析

集成硅转接板的2.5D/3D封装是实现Chiplet技术的重要封装方案。总结了传统电源分配网络(PDN)的供电机理,分析了先进封装下PDN存在的直流压降过大、路径电阻大等电源完整性问题,介绍了针对硅基转接板上PDN的等效电路建模方法,重点概述了2.5D/3D封装下PDN的建模与优化。通过将整块的大尺寸硅桥拆分为多个小硅桥、硅桥集成硅通孔(TSV)、增加TSV数量等方式减少电源噪声。最后,对比采用不同集成方案的DC-DC电源管理模块的PDN性能,结果表明,片上集成方案在交流阻抗、电源噪声以及直流压降等指标上都优于传统的基板集成方案,是3D Chiplet中具有潜力的供电方案。

Ka-K波段收发模块的3D系统级封装(SiP)设计

介绍了一种基于有机基板堆叠的高密度多芯片模块的新型三维系统封装(SiP)设计.该模块是工作在Ka波段(发射)和K波段(接收)的SiP.有机基板通过球栅阵列(BGA)堆叠,将收发模块与两个不同频段的天线集成在一起.对于有源芯片部分,包括单片式微波集成电路(MMIC)互连的邦定线设计,电磁辐射隔离和大功率芯片的散热处理;对于无源元件部分,主要包括微带式带通选频滤波器,DC-AC隔离块和天线设计.该系统把收发天线也集成在了毫米波前端里,系统具有多频段、小型化、低轮廓、高增益的优势,在未来毫米波无线通信系统中具有广阔的应用前景.

一种用于集成天线封装(AiP)的低剖面、低成本的毫米波微带天线设计

讨论了毫米波微带天线的工作原理、结构及其与射频前端的集成。介绍了基于CST STUDIO SUITE 2014软件设计中心频率为27 GHz微带天线的整个设计流程。设计了以Rogers 5880有机基板为介质材料的27 GHz毫米波微带天线,相对于以LTCC为介质的天线拥有低成本、低剖面的优点。提出一种毫米波微带天线与射频前端的集成方案,建立了天线与帯通滤波器仿真模型并提取S参数。论证毫米波微带天线与射频前端集成的可行性。所设计的微带天线尺寸只有3.8 mm×3.5 mm,天线的增益达到了7.62 d Bi,辐射效率高达93%,相对带宽为2.3%,且实测值与仿真值吻合得很好,验证了设计的正确性。

硅通孔(TSV)转接板微组装技术研究进展

以硅通孔(TSV)为核心的三维集成技术是半导体工业界近几年的研发热点,特别是2.5D TSV转接板技术的出现,为实现低成本小尺寸芯片系统封装替代高成本系统芯片(So C)提供了解决方案。转接板作为中介层,实现芯片和芯片、芯片与基板之间的三维互连,降低了系统芯片制作成本和功耗。在基于TSV转接板的三维封装结构中,新型封装结构及封装材料的引入,大尺寸、高功率芯片和小尺寸、细节距微凸点的应用,都为转接板的微组装工艺及其可靠性带来了巨大挑战。综述了TSV转接板微组装的研究现状,及在转接板翘曲、芯片与转接板的精确对准、微组装相关材料、工艺选择等方面面临的关键问题和研究进展。

用于系统级封装的毫米波介质填充波导的研究

基于不断发展的系统级封装技术,提出了一种用于芯片间高速互连的新型可集成的物理器件:硅基毫米波介质填充波导。文中阐述了该器件的物理原理,采用建模、仿真相结合的方法对该模块进行了结构设计,利用新的设计思路结合半导体工艺解决了毫米波互连结构内部的反射、电压驻波比(VSWR)、信号耦合、准TEM-TE-准TEM转换传输问题以及毫米波互连结构阵列中信号泄露的问题,并利用半导体与MEMS加工工艺加以实现。测试结果表明宽度为680μm的单通道矩形波导,-10 d B带宽为9.8 GHz,相对带宽为12.56%;传输损耗为1 d B/cm,工作频带内相邻波导之间串扰低于-40 d B,可以形成大阵列并进行集成,从而实现芯片间数据的并行传输。

面向射频系统级封装的自动测试系统

随着多通道、多制式射频收发系统在机载、车载、空间飞行器等移动平台上的应用需求日益迫切,可将成套射频收发电路高密度集成于单个封装体内的射频系统级封装技术(System-in-Package,SIP)成为重要的支撑技术。射频系统级封装高密度集成化、待测试参数多且具有寄生与干扰效应显著的特点,对相应的射频测试技术提出严峻的挑战。提出了一种射频系统级封装自动测试原型系统,介绍了该系统的组成和工作原理,通过在计算机端集成测试界面,实现了命令引导下的自动测量,大幅提高了工作效率。

硅基光栅耦合封装结构的优化设计

为了提高硅基光栅耦合封装结构的耦合效率、增大容差范围,对光栅耦合的结构特性进行了理论分析,并采用时域有限差分法完成了仿真验证,在不改变光栅参量的基础上,对光栅耦合封装结构进行了改进,仿真建立了一款光栅上方和光纤端面分别增加透镜的优化结构,研究了影响耦合效率的因素。结果表明,增加透镜后,耦合效率有所增加,角度容差和带宽都有一定的优化;在衬底增加反射镜后,对波长1550nm的光耦合效率提高至73.809%。该研究结果可为光栅耦合的封装结构设计提供参考依据。

基于柔性基板的异构多芯片三维封装散热仿真与优化设计

随着移动终端的广泛应用,射频多芯片系统封装结构的小型化、系统的集成化将导致功率密度的直线上升,同时,芯片各异性的特点将产生温度分布不均的现象,从而催生亟需解决的热管理问题。针对包含5款芯片的典型的射频前端系统,在POP封装基础上,提出柔性基板封装结构设计方案,并应用ANSYS ICEPAK三维数值分析法进行仿真计算,验证得到如下结果:1柔板同层的温差降低到POP结构的6%,异层的温差降低到POP结构的4%,避免了热点的出现;2柔板封装结温随下层屏蔽罩的厚度增大而减小,但尺寸的变化对其影响相对较小;3与铝基相比,铜屏蔽罩能够起到更好的散热作用。研究结果为射频异构多芯片三维封装优化设计提供了参考方案。

4×25 Gbit/s光电收发模块的封装设计与实现

光电收发模块作为光通信系统中的两个核心模块,承载着电信号转化为光信号与光信号转化为电信号的核心功能,其性能对整个通信质量起着决定性作用。文章提出一种改进型的高速率、低功耗和低成本4通道25 Gbit/s光电互连收发模块的封装设计,在传统的以驱动芯片和调制器为基础作为发端和以探测器和跨阻放大器为基础作为收端的同时,增加时钟数据恢复电路,优化封装结构,通过抑制链路抖动和减小阻抗失配引起的反射来提高通道带宽。优化后收发模块的背靠背眼图测试结果显示,在25 Gbit/s速率下,系统的误码率在1E-13以下,且收发模块的总功率仅为3.9 W。

基于双面TSV互连技术的超厚硅转接板制备

为了满足异质集成应用中对转接板机械性能方面的需求,提出了一种基于双面硅通孔(TSV)互连技术的超厚硅转接板的制备工艺方案。该方案采用Bosch工艺在转接板正面形成300μm深的TSV,通过结合保型性电镀工艺和底部填充电镀工艺进行TSV填充。在转接板背面工艺中首先通过光刻将双面TSV的重叠部分控制在一个理想的范围内,然后经深反应离子刻蚀(DRIE)工艺形成深度为20μm的TSV并完成绝缘层开窗,最后使用保型性电镀完成TSV互连。通过解决TSV刻蚀中侧壁形貌粗糙、TSV底部金属层过薄和光刻胶显影不洁等关键问题,最终得到了双面互连电阻约为20Ω、厚度约为323μm的硅转接板。

一种射频系统的三维系统级封装设计与实现

三维封装已经成为实现电子系统进一步集成化的主要方式.为了满足射频收发系统的小型化需求,通过采用柔性基板进行三维垂直互连,设计并实现了一种射频系统的三维系统级封装,封装尺寸为50mm*52.5mm*8mm,相比于原版,尺寸减小近20倍.同时利用HFSS和SIwave软件对系统进行了信号完整性(SI)和电源完整性(PI)设计,并进行优化.仿真结果表明:关键时钟走线插入损耗低于0.31dB,回波损耗大于22dB,眼图质量良好,并且电源分配网络(PDN)阻抗等均满足系统设计要求.

4×25 Gb/s光电收发一体模块封装的设计与实现

光电收发模块的性能对整个通信系统质量至关重要。设计一个包括光电器件、封装结构等参数的光电协同链路仿真系统,首先从系统封装方案、版图和信号完整性等方面进行设计优化,获得封装结构的电学参数;其次,对光电器件参数进行优化提取,并建立一个包括封装结构电学参数对系统的性能影响的光电协同的仿真链路,通过光电协同链路仿真提前对模块进行优化评估,确保光电混合集成系统满足要求;最后,进行模块的组装和测试。仿真结果表明:25 Gb/s信号源输入下,模块通过1 km光纤进行自发自收,在213-1码型下,模块的误码率在1E-15以下,总功率仅为3.6 W。

基于柔性印刷电路板技术的纳米发电机

基于柔性印刷电路板（FPC）技术，制造了2种柔性ZnO纳米发电机。首先，使用简单的一步溶剂热法制备ZnO纳米线，前驱体为二水合醋酸锌（Zn（Ac）2·2H2O）和氢氧化钠（NaOH），溶剂为乙醇。绝大部分ZnO纳米线的直径在20~30 nm之间，表明制备的纳米线具有均匀的形貌。然后，使用一种新颖的离心方法制备有序堆积的ZnO纳米线薄膜。SEM表征表明，ZnO纳米线薄膜中，纳米线横向紧密有序排列。最后，采用柔性印刷电路板技术，制造了2种柔性ZnO纳米发电机。对使用示波器纳米发电机的输出电压进行测试，开路电压最高达到10 V。纳米发电机是利用ZnO纳米线的压电效应和广泛存在的摩擦电静电效应，将周围环境中广泛存在的各种有用机械能转换为电能。这里制造的纳米发电机的工艺兼容传统的柔性印刷电路板技术，未来，这种柔性纳米发电机能够集成在柔性电路板中，形成自供电的小型化电子系统。

TSV转接板空腔金属化与再布线层一体成型技术

为满足射频微波应用的需求并实现三维异质集成,提出了一种带有大尺寸空腔结构的硅通孔(TSV)转接板,研究了其空腔金属化与表面金属再布线层(RDL)一体成型技术。首先,刻蚀空腔并整面沉积一层2μm厚的SiO2;然后,在不损伤其他部分绝缘层的条件下,通过干法刻蚀完成TSV背面SiO2刻蚀;最后,通过整面电镀实现空腔金属化和RDL一体成型,并通过金属反向刻蚀形成RDL。重点研究了对TSV背面SiO2刻蚀时对空腔拐角的保护方法,以及在形成表面RDL时对空腔侧壁金属层的保护方法。最终获得了带有120μm深空腔的TSV转接板样品,其中空腔侧壁和表面RDL的金属层厚度均为8μm。

埋入堆叠芯片封装结构的电学仿真和优化

埋入堆叠芯片技术在实现封装小型化的同时,增加了封装电学设计的复杂性。以一个数字系统为例,详细阐述了埋入堆叠芯片封装结构的电学设计过程。利用电磁仿真软件提取了该封装结构的寄生参数,并通过S参数、延时、反射分析,确定长绑定线为影响链路信号质量的关键因素,其影响直接限制了埋入堆叠芯片技术的应用范围。运用RLC传输线模型分析了长绑定线造成大的信号质量衰减的原因。最后,提出了一种大幅减短绑定线长度并提升链路电学性能的优化结构,拓展了此技术在高速领域的应用。眼图的对比结构表明,新结构能降低链路的阻抗失配,减小信号延时,并大大改善高速信号的质量。