Viterbi-IP核纠错性能的验证

为了快速准确地验证不同错误模式下Viterbi-IP核的纠错性能,提出了一种在Matlab和Modelsim中基于文件输入输出操作的方法来仿真验证该IP核的纠错性能。首先介绍了该IP核的使用方法,然后详细给出了该方法的每个步骤并提供了源程序。仿真实验表明,该方法能处理大容量的编译码数据,而且能很容易地对错误的模式进行修改,便于仿真不同情况下的纠错性能。该方法也适用于其他功能IP核,因此有较好的实际应用价值。

RS(63,45)编译码器的设计与FPGA实现

里德-索罗门(RS)编码是一类具有很强纠错能力的多进制BCH编码,它不但可以纠正随机错误,也能纠正突发错误。首先介绍了伽罗华域加法器和乘法器的设计,然后详细地阐述了RS(63,45)编译码器各模块的设计原理。对编译码器各模块先用Matlab进行设计,验证设计的正确性,再对译码器模块进行纠错性能测试。时序仿真结果表明,该译码器能实现最大的纠错能力。设计的编译码器能运用到实际的无线通信系统中去。