SoC设计的过程模型的研究

为了有效缓解SoC设计中设计周期和设计规模之间的矛盾,需要引入一种科学的思维方法。使用完整的工程学原则指导SoC的设计是问题解决的根本途径。文章充分借鉴成熟的软件工程研究思想,在对基于IP重用设计方法学研究基础上,对基于重用的SoC设计过程进行了建模,提出了一个新的工程过程模型———CPD模型,该模型的提出为SoC设计领域内各种无序的活动有序化做了尝试和努力。

纳米集成电路静态功耗机理及低功耗设计技术

对当前纳米级低功耗设计中静态功耗的产生机理以及各种降低漏电流功耗的电路设计理论及其特点做详细的论述,以期为相关研究、设计人员提供有益参考。

基于总线的片上多处理器SoC仲裁算法研究

为了探寻在不同的系统负载和系统约束下选择最佳的仲裁算法方案,本文以固定优先级、轮转优先级、混合优先级、加权随机算法4种仲裁算法为载体,在一个包括操作系统在内的软件支持的可配置的片上多处理器系统平台中,研究不同类型通讯任务要求下对系统性能的影响。以任务完成时间为标准得出以下结论:(1)独立任务下带OS的MPSoC采用可调的加权随机仲裁算法性能最好;(2)流水线任务下不带OS的MPSoC采用轮转优先级仲裁算法性能较佳;(3)在不同类型的通讯任务下轮转优先级算法表现稳定;(4)总线负载较重的情况下混合优先级算法表现出色。另外,本文还对仲裁算法对系统实时性的影响进行了阐述。

USB2.0 IP核功能验证的研究和应用

本文从验证平台模型的构建出发,完成了对一款USB2.0 IP核的功能验证。文中列举了部分验证代码和实例,在测试用例中着重对UTMI接口,微处理器接口和RAM接口等进行了详细描述,最后给出了仿真波形和验证结果报告,从中可以看出USB2.0 IP核的代码覆盖率达到了100%,结果令人满意。文中对验证方法学进行了研究和实践,实现了测试向量的可读性,验证结果的自动生成和可观测性,验证思想可以在相关设计中复用。

一种可重用MCU核测试平台的设计

随着IP核的规模日益增大,测试的复杂度也越来越大,本文针对MCU核的特点,介绍一种可重用测试平台的结构,并且设计了测试平台实例以完成对8051 IP核的测试。

3D NoC映射问题的动态蚁群算法

3D NoC映射通常涉及大量IP核及节点,使传统映射算法效率较低.为减少映射算法的执行时间,提高其优化能力,在传统蚁群算法（ACA）的基础上,提出一种动态蚁群算法（DACA）.该算法采用逻辑斯蒂S形函数的变化形式,在每轮迭代开始前,依据当前迭代次数动态调整参数α,β及蚂蚁总数M.实验结果表明,与ACA相比,DACA可以缩短执行时间,提高算法性能;在面向随机任务时,其单位时间优化能力可以提升38.2%~65.9%;而当面向多媒体系统的真实应用时,其单位时间优化能力可以提升25.3%~32.7%.

一种Virtex系列FPGA配置数据无损压缩算法

随着FPGA规模大幅度提高,配置数据的规模也迅速增加,从而导致FPGA重构时间的增加,并使得存储多个配置的存储器成为基于FPGA的嵌入式系统成本的最大因素.针对Virtex系列FPGA配置数据的结构特点,提出了一种基于LZW改进的配置数据压缩算法,并通过数字信号处理领域和数字通信领域的5个常用模块进行验证,取得了显著的压缩效果.

一款基于多处理器片上系统的动态自适应仲裁器

随着深亚微米工艺技术的发展,同一芯片上集成多个处理器得以实现.通信架构是多处理器片上系统的瓶颈,而高效的仲裁器可以解决多个处理器同时访问共享资源引起的冲突和竞争,从而防止系统性能的下降.提出一款算法简单的动态自适应仲裁器.它可以自动调节各个处理器占据的总线带宽,避免饥饿现象.基于多处理器仿真平台的实验结果显示它比传统的仲裁器减少了68%的任务完成时间,缩短了78%的总线等待时间,并且能更好地控制各处理器的总线带宽.

一种基于锁相环的真随机数发生器

对高质量随机数的要求与日俱增,导致了真随机数发生器受到广泛关注;系统芯片技术的出现和发展,提出了实现片上随机数发生器的需要;鉴于这两个现实状况,该文提出了一种基于锁相环噪声源的随机数发生器实现方法。实验结果表明该方法具有真随机性,易于实现和系统集成。

基于SystemC的时钟周期精确交易级建模及通信细化

交易级建模通过提高建模抽象层次,加快了系统建模和仿真的速度。针对AMBA AHB协议,采用Sys-temC语言,进行了交易级建模及通信细化。结果表明,由于抽象层次部分结合了BCA(bus cycle-accurate)级描述,使得到的交易级模型包含了更多时间/协议信息,同时保留了速度优势,有利于前期验证和系统开发。而之后进行的通信细化,将抽象通道转化为模块实体和端口,对于最终RTL级实现具有重要意义。

可重构便携式多媒体通信终端

便携式多媒体通信终端产品将在未来几年内成为消费电子市场的主导,要求在现有的通信类终端产品基础上增强多媒体功能,从硬件结构到软件系统都需做出较大改进,文中在预测其硬件结构为可重构SoC的基础上,详细介绍了目前相关的硬件和软件方面的研究。

基于AMBA-AHB总线多核平台的JPEG解码

随着半导体工艺技术的发展,在单一芯片上集成多个处理器核已成为可能,在高端应用需求的驱动下,片上多处理器系统(Multi-Processor System-On-a-Chip,MPSoC)为高度并行的计算和通信提供了一种可行的解决方案。本文首先描述了一种基于AMBA-AHB层次总线结构的片上多处理器系统硬件架构,然后以此为基础实现了2种并行化的JPEG解码算法。实验采用Altera Stratix II FPGA器件,整个系统运行在60 MHz的时钟频率下,与采用单个处理器实现的串行JPEG解码算法相比较,在集成了4个处理器核的MPSoC系统架构上实现的并行JPEG解码算法得到的最大加速比为2.23。

片上网络技术发展现状及趋势浅析

半导体制造工艺的快速发展使得片上可以集成更大规模的硬件资源,片上网络的研究试图解决芯片中全局通信问题,使得从基于计算的设计转变为基于通信的设计,并实现可扩展的通信架构。本文回顾和总结了现有NoC研完工作,指出NoC是当前片上通信发展的主流趋势,并分析了当前NoC关键技术瓶颈,最后预测了多核的技术和产业发展趋势。

一种低压CMOS亚阈型PTAT基准源

设计了一款工作在低电源电压且与绝对温度成正比（PTAT）的基准电路;采用衬底偏置技术、电阻分压作为PMOS放大器的输入和用工作在亚阈值区的NMOS管代替衬底PNP管三种方法,使得该电路可以在低电源电压下工作,且工作电流较小。该电路采用CSMC 0.6μm2P2 M工艺,电源电压为1.2 V、温度为0-100℃时,输出电压的温度系数为0.912 mV/K,电源电流为6.8μA;当电源电压在1.1-2.0 V变化时,室温下的输出电压是461.4±0.4 mV。

循环冗余校验在USB数据传输中的应用

循环冗余校验(简称CRC)是一种可靠性很高且实现方式简单的串行数据校验方法,在通信及计算机数据存储中得到了广泛应用。为了将CRC运用到USB数据传输中,本文首先研究了CRC的基本原理;然后根据USB协议的要求,对USB数据传输中CRC码的生成方法进行了特殊的考虑;最后用VerilogHDL硬件描述语言描述了USB数据传输中CRC码的生成算法。仿真结果表明,此算法合理、正确,可以满足USB数据传输的需要。目前此算法已经被成功地运用到自行开发的USBIP核中。

基于Socket的多核处理器测试系统

针对H3MP-16多核处理器,设计一套用于测试其性能的流媒体演示系统。介绍处理器的硬件体系,阐述测试系统的结构和功能,给出流媒体软件设计方案。该流媒体演示系统通过使用原始套接字进行数据包收发,实现FFMPEG的在线传输与同步播放,并能对丢包率进行统计,对播放速率和效果进行调节,从而为多核处理器提供了一个良好的测试和演示平台。

一种面向脉宽调制器的电压基准电路

本文讨论了一种面向DC/DC脉宽调制器(PWM)的能隙基准电压电路,电路采用两级高增益运放的结构。基于Hynix0.5mCMOS工艺模型的模拟结果表明电路输出基准电压为1.188V;在-20100℃温度变化范围内,温度系数仅为16.7ppm/K;在25V工作电压范围内,电源灵敏度仅为0.047mV/V。此外,电路软启动的特点很好地解决了芯片上电时的电流浪涌问题。

八通道多协议串行通信控制器的功能验证

超大规模集成电路芯片的验证是一项复杂的任务,占据了整个芯片设计工作量的70%。实现了一款八通道多协议串行通信控制器芯片的功能验证,介绍了基于总线功能模型验证平台的建立方法,并根据此芯片的设计特点,研究了该芯片的验证策略,设计了验证平台,同时完成了芯片的后仿真和样片测试。实践证明,该验证策略具有较高的功能覆盖率,验证平台具有较好的复用性,对同类具有复杂通信协议电路的功能验证有一定的参考价值。

动态自适应端接电阻控制电路

介绍了一种动态自适应片上端接电阻控制电路.它以电流源作为参考电阻,并采用数字信号动态地控制端接电阻阻值,从而达到与传输线匹配的目的.为了在端接匹配后保持端接电阻的稳定,设计了新颖的锁电路,与传统的锁电路相比节省了面积.该设计基于SMIC 0.18μm 3.3V/1.8VCMOS混合信号工艺完成物理版图设计,在USB 2.0收发器中有成功应用.

一种0.18μm的CMOS带隙电压基准

介绍了一种运用于混合信号电路的带隙基准电压源电路。电路采用共源共栅结构的高增益运算放大器,提高了电源抑制性能,运用曲率补偿技术减小了输出电压随温度的变化,同时采用二级运放作为电压输出的缓冲,通过电阻分压得到多个稳定电压输出。该电路采用SMIC 0.18μm工艺,使用HSPICE仿真,电源电压为3.3 V,温度为-20～120℃时,输出电压的温度系数为17×10-6/℃;电源电压在2～5 V变化时,室温下的输出电压为1.230 V±1.88 mV。