期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
运用FPGA进行实时视频数据预处理
被引量:
1
1
作者
徐昊
季晓勇
《微处理机》
2004年第1期53-55,共3页
针对基于 DSP实现的实时视频信号处理系统中原始视频数据与视频编码算法不兼容问题 ,本文阐述了用 FPGA解决该类问题的优势 ,并举例用 FPGA实现某种 MPEG4编码算法前数据预处理的实例。该设计已通过硬件实现 ,结果表明是正确有效的。
关键词
实时视频数据预处理
FPGA
视频信号处理系统
DSP
MPEG4
视频编码算法
下载PDF
职称材料
用MAXPLUSII进行静态时序分析
2
作者
徐昊
季晓勇
《微处理机》
2004年第2期12-13,22,共3页
本文阐述了 HDL设计中后端时序分析的一些概念 ,重点介绍了使用 MAXPLUSII的静态时序分析工具 TIMING ANALYZER对设计进行仿真分析的方法。
关键词
仿真
建立时间
保持时间
内部最大工作频率
外部最大工作频率
富余时间
静态时序分析
HDL设计
下载PDF
职称材料
题名
运用FPGA进行实时视频数据预处理
被引量:
1
1
作者
徐昊
季晓勇
机构
南京大学
电子科学与工程系
南京大学通讯技术研究所
出处
《微处理机》
2004年第1期53-55,共3页
文摘
针对基于 DSP实现的实时视频信号处理系统中原始视频数据与视频编码算法不兼容问题 ,本文阐述了用 FPGA解决该类问题的优势 ,并举例用 FPGA实现某种 MPEG4编码算法前数据预处理的实例。该设计已通过硬件实现 ,结果表明是正确有效的。
关键词
实时视频数据预处理
FPGA
视频信号处理系统
DSP
MPEG4
视频编码算法
Keywords
FPGA
DSP
ASIC
State machine
分类号
TN911.73 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
用MAXPLUSII进行静态时序分析
2
作者
徐昊
季晓勇
机构
南京大学
电子科学与工程系
南京大学通讯技术研究所
出处
《微处理机》
2004年第2期12-13,22,共3页
文摘
本文阐述了 HDL设计中后端时序分析的一些概念 ,重点介绍了使用 MAXPLUSII的静态时序分析工具 TIMING ANALYZER对设计进行仿真分析的方法。
关键词
仿真
建立时间
保持时间
内部最大工作频率
外部最大工作频率
富余时间
静态时序分析
HDL设计
Keywords
STA
Setup/Hold time
Internal/External F max
Slack Time
Critical Path
分类号
TN4 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
运用FPGA进行实时视频数据预处理
徐昊
季晓勇
《微处理机》
2004
1
下载PDF
职称材料
2
用MAXPLUSII进行静态时序分析
徐昊
季晓勇
《微处理机》
2004
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部