一种新的可重复读取的同步FIFO的设计

阐述了一种用于暂存数据的具有可重复读取特性的同步FIFO的设计。在一般同步FIFO结构的基础上,提出数据底部指针概念。在控制逻辑的控制下,读指针可以自动返回内部逻辑产生的数据底部,或者由外部设置为数据底部指针,实现同步FIFO中存储的数据可被重复读取的功能。文中给出相关部分的Verilog代码及仿真结果。

任意深度的异步FIFO设计

异步FIFO用来存储、缓冲在两个异步时钟之间的数据传输.由于异步FIFO一般采用的是Gray码设计,这就要求所设计的FIFO深度是必须是2n-1.在大多数情况下,实际需要的深度不会巧合是2n-1,这样的设计要求增大了芯片面积和功耗.通过构造一种单步循环码实现了异步FIFO的设计思路,使它的设计深度不再拘泥于特定值,这在实际应用中将非常有用.