32位RISC处理器中系统控制协处理器的设计与实现

介绍了基于MIPS体系结构的系统控制协处理器设计与实现,整体结构主要包括翻译后援缓冲器、协处理器控制单元、中断例外管理单元以及协处理器寄存器单元。设计使用可综合的Verilog HDL语言描述,采用Altera公司的QuartusⅡ7.2开发软件及该公司的StratixⅡFPGA器件验证实现,并主要完成了协处理器寄存器的读/写,虚拟/物理地址的转换,以及对RISC处理器的中断例外控制等功能,同时通过仿真验证其功能的正确性。

0.18μm CMOS宽带镜像抑制混频器的设计

采用TSMC 0.18μm CMOS工艺，设计了一种位于3．0-3．4GHz之间，用于雷达接收机前端的宽带镜像抑制混频器。整个混频器包含3个多相滤波器，1个本振缓冲放大器，4个核心Gilbert混频器单元。通过ADS2003仿真，镜像抑制度为60dB，达到预期结果。利用设计出的宽带镜像抑制混频器，可以直接和低噪声放大器组成接收前端电路，避免片外滤波器的使用，大大提高了集成度。

软件无线电中的多主DSP系统结构

本文讨论了现有无线电通信的主要问题。介绍了软件无线电的概念，分析了软件无线电的基本原理，主要特征和体系结构。提出并讨论了能满足软件无线电需求的多主DSP系统结构。