防止差分功耗分析的安全DES模块的MASK技术研究

针对DES加密系统中的差分功耗攻击,提出基于MASK的改进DES_DPA算法,并以此为基础设计了DES_DPA硬件。通过对DES中每轮运算中的子密钥掩码,改变运算过程中晶体管的翻转率,使得功耗曲线的特征随之改变,硬件设计只需增加两个MASK子电路即可实现DES_DPA算法。基于0.25μm库,DES_DPA模块的综合规模为1914门,最大延时为9.57ns、可工作于100MHz。

基于SRAM编程技术的PLD核心可重构电路结构设计

CPLD相对于FPGA更适合实现时序逻辑较少而组合逻辑相对复杂的功能 ,比如复杂的状态机和译码电路等。CPLD的EEPROM编程技术不适合动态可重构的应用。本文针对CPLD的核心可编程结构 :P Term和可编程互连线 ,采用 2 5V、0 2 5 μmCMOS工艺设计了功能相近的基于SRAM编程技术的可重构电路结构。新的电路结构可以通过可编程方式有效控制功耗和速度的折衷 ,并且相对于传统的CPLD互联结构减少了 5 0 %的编程数据。在动态可重构系统中 ,采用上述新结构的PLD相对于FPGA可以更有效地实现可重构的复杂状态机和译码电路等应用。

防止功耗分析的安全DES_PA算法研究

本文通过对功耗分析的研究 ,分析了三种防止差分功耗分析攻击的理论方法 ,其中着重探讨了功耗随机化技术。以此为基础 ,把 MASK技术应用到标准 DES算法中 ,设计了一种防止功耗攻击的安全 DES加密算法 ,无论软件还是硬件实现该改进加密算法 ,均可有效改变其功耗特征。最后使用 Candence公司的 Verilog- Xl仿真器验证了功耗随机化的引入对 DES加密运算没有影响。综合结果表明 ,基于 0 .2 5μm slow单元库工艺下 ,DES_ PA模块的综合规模为 1 85 9个单元 ,最大延时为 9.69ns,可工作于 1 0 0 MHz左右的频率下 ,各项性能指标均能满足智能卡和信息安全系统的要求 ,对于工业领域具有实际的应用价值。