用于GPS卫星导航系统的低噪声放大器设计

采用0.18μm SiGe BiCMOS工艺设计一个用于GPS卫星导航系统射频前端电路的低噪声放大器。该低噪声放大器采用BiFET(Bipolar-MOSFET)Cascode结构可以同时实现极低噪声和高线性度。采用异质结晶体管(heterogenous bipolar transistor,HBT)作为输入管以提供低噪声性能,Cascode级采用MOSFET管来提高线性度。与传统的全HBT管或全MOSFET管相比,这种混合结构能更方便地实现噪声、增益和线性度之间的折中设计。当该低噪声放大器在2.85 V电源电压下工作时,消耗3.7 mA电流,提供19 dB功率增益,噪声系数为0.9 dB,输入1 dB压缩点为0.065 mW。

用于5.8GHz ETC超低功耗唤醒接收机模拟前端

基于5.8 GHz电子不停车收费系统(electronic toll collection,ETC)应用,介绍了射频收发芯片中唤醒接收机(wake-up receiver,WuR)的模拟前端电路。采用了一种共源共栅结构的射频包络检波器(RF envelop detector,RFED)并分析了其频率转换机制,利用亚阈值偏置技术,实现了高电流效率和高频率转移效率。设计了具有带通滤波特性的可编程增益放大器(PGA)、带迟滞功能的比较器以及电流基准源等子电路。电路基于TSMC 0.18μm CMOS工艺制造,占用芯片面积约为430μm×300μm。实测结果表明,在3.3 V电源供电条件下,模拟前端电路仅消耗2.5μA电流,实现了-45 dBm的唤醒接收灵敏度,满足ETC WuR的设计指标和实际应用需求。

一种全频段GNSS应用的低噪声放大器

设计一种满足全频段全球卫星导航系统（global navigation satellite system, GNSS）接收机应用要求的低噪声放大器（low noise amplifier, LNA）。为提高射频前端的集成度并降低成本，提出一种基于发射极电感负反馈结构宽带LNA的实现方法，并对电路结构、宽带输入阻抗匹配和噪声性能进行分析。电路采用0.18 μm SiGe BiCMOS工艺设计和实现。研究结果表明：在GNSS全频段范围（1 164-1 610 MHz）内，输入回损大于8.0 dB，输出回损大于8.9 dB，噪声系数低于1.30 dB，功率增益高于14.9 dB，输入三阶互调点为-5.8 dBm。芯片最低功耗为9.6 mW，面积约为600 μm×650 μm。

应用于无线传感网络SOC的低功耗∑△调制器

提出了一种应用于无线传感网络SOC过采样率(OSR)为128的单环三阶单比特量化∑△调制器.通过采用新型前馈结构,降低了系统对运算放大器性能的要求;通过采用新颖的两级Class A/AB运算放大器实现积分器电路,有效降低了电路的功耗;为了进一步降低电路功耗,对调制器中的第二级、第三级运放进行了缩放.该调制器采用华虹0.18μm CMOS工艺,输入信号带宽为8kHz,工作电压1.8V.后仿真结果表明:在输入信号频率为5kHz、采样时钟为2.048MHz时,调制器的信噪比(SNR)达到96dB,整个调制器的功耗仅为180μW,芯片总面积为0.51mm2.

一种新型的nA量级CMOS基准电流源

设计了一种新型的、不随电源电压变化的、温度系数很小的nA量级CMOS基准电流源,并分析了该电路的工作原理。该基准电流源不需要使用电阻,大大节省了芯片的面积。基于TSMC 0.18μmCMOS厚栅工艺,使用Spectre对电路进行了仿真。仿真结果表明,在输出基准电流为46 nA的情况下,该电路的温度系数为24.33 ppm/℃,输出电流变化率仅为0.028 9%/V,电源抑制比(PSRR)最高可达-85 dB,电路消耗的电流小于200 nA。

基于FPGA的ETC通信芯片验证平台的设计

为了降低ETC(Electronic Toll Collection,电子不停车收费)通信芯片的开发成本和周期,设计了一款基于FPGA的ETC通信芯片的验证平台,并分析了ETC通信系统的数据帧格式,系统组成单元,给出了本次设计构建的硬件平台和软件流程。基于该平台的ETC通信芯片LX5811A验证过程说明该平台具有较强的通用性、可重用性和可配置性,缩短了芯片的开发周期。该平台已成功应用于ETC通信系列芯片开发的设计流程中。

应用于GPS导航基带芯片的SPI IP核的设计和验证

基于APB总线接口,设计了一种可设置传输速率、支持DMA功能并能适用于4种时钟模式的SPI IP核。首先介绍了SPI协议标准,然后给出了该IP核的系统结构和各子模块设计方法,并使用Verilog HDL语言实现硬件设计,最后通过Synopsys EDA软件和FPGA硬件协同仿真来验证设计的正确性。目前,该SPI IP核已经成功应用到导航基带芯片ATGB03上,证明了该设计在实际工程中的可行性。