一种自适应低相位噪声相参时钟源的设计

通过锁相环电路(PLL),不仅将外部系统提供的具有高频率准确度但相位噪声较差的主时钟信号转化为高频率准确度、低相位噪声的内部时钟信号,同时也满足了内外部系统的相参要求。通过仿真和测试,重点分析了锁相环电路中环路滤波器的环路带宽对输出信号相位噪声的影响。测试结果显示,当环路带宽为100 Hz时,锁相环的输出信号在偏离载波1 k Hz处的相位噪声与其内部振荡器在此处的相位噪声基本一致;而当环路带宽为500 Hz时,输出信号在偏离载波1 k Hz处的相位噪声会由于环路影响,相比内部振荡器产生8 d B左右的恶化。设计所得时钟源在输出100 MHz信号时,其相位噪声优于-147 d Bc/Hz@1 k Hz,相比外部参考时钟信号改善了12 d B,并且其频率准确度可达1×10-9。

射频直接数字化接收机

L波段射频直接数字化接收机,是我国当前雷达系统数字化技术应用的重要组成设备,也是当前我们技术研究的重要内容。本文以ADC12D1800RF模数转换器技术应用为核心,开展了数字接收机技术原理与构成研究,为这一技术设备的应用实践发展提供理论化支持作用。