串扰约束下超深亚微米顶层互连线性能的优化设计

优化顶层互连线性能已成为超深亚微米片上系统(SOC)设计的关键.本文提出了适用于多个工艺节点的串扰约束下顶层互连线性能的优化方法.该方法由基于分布RLC连线模型的延迟串扰解析公式所推得.通过HSPICE仿真验证,对当前主流工艺(90nm),此优化方法可令与芯片边长等长的顶层互连线(23.9mm)的延时减小到182ps,数据总线带宽达到1.43 GHz/μm,近邻连线峰值串扰电压控制在0.096Vdd左右.通过由本方法所确定的各工艺节点下的截面参数和性能指标,可合理预测未来超深亚微米工艺条件下顶层互连线优化设计的发展趋势.

双处理机终端控制器的信道16微处理器

介绍了双处理机终端控制器 (DPTC)的信道 1 6微处理器的组成部分及工作原理。该微处理器简化了一般微处理器的功能 ,增加了通信电路所特有的信道计算和接口自动选择等功能。它的整个电路是动态的 ,面积和功耗均很小。用 Cadence的 Verilog- XL对其进行仿真 ,获得了预期的效果。

低电压低功耗全加器的研究设计

采用传输管逻辑和低电压 XOR/XNOR结构 ,设计了一种新型的适用于低电源电压下工作的低功耗高速全加器电路。在 1 .8V工作电压下 ,获得了运算时间为 0 .85 lns,平均功耗 ( 5 0 MHz) 3.35 μW的良好特性。

基于Montgomery算法的智能卡RSA密码协处理器

对Montgomery算法进行了改进,提供了一种适合智能卡应用、以RISC微处理器形式实现的RSA密码协处理器。该器件的核心部分采用了两个32位乘法器的并行流水结构,其功能部件是并发操作的,指令执行亦采用了流水线的形式。在10MHz的时钟频率下,加密1024位明文平均仅需3ms,解密平均需177ms。

一种电流跟踪补偿的输入输出全摆幅运算放大器

介绍了一种工作在2.5V电压下、具有全摆幅输入与输出功能的两级CMOS运算放大器。通过一种简单有效的电流跟踪电路实现了输入跨导恒定的要求,这样使得频率补偿变得容易实现;为了降低功耗,输入级工作在弱反型区;输出级采用带有前馈控制电路的AB类输出电路,实现了输出信号的轨至轨。电路具有结构简单、功耗低、面积小、性能高等优点。

MPEG-4中运动估值的低功耗VLSI设计

提出了一种适用于 MPEG-4标准的运动估值模块的低功耗 VLSI设计 ,它可以有效地支持包括全搜索块匹配算法及快速算法在内的四种 ME算法。通过考虑合理的数据流映射来减小访存带宽 ,处理单元内部进行比较以提早结束计算 ,以及用低功耗全加单元优化关键模块 ,在系统级、结构级和电路级实现低功耗性能 ,并给出了仿真结果。

基于保角变换的片内互连线电容二维解析模型

通过保角变换严格推导了计入交叠电场贡献的有用电容元的解析表达式,在此基础上提出的互连线二维解析模型能够在一定的连线截面几何参数范围内取得精确的提取结果.实验证明,对于双线系统和多线系统,文中推导的解析模型的提取误差的均方值分别小于2%和7%,均优于对比文献的提取精度.作为一种有竞争力的电容提取方法,该解析模型能够应用于互连线分析设计工具软件之中.

一种适用于RFID的低静态功耗、高稳定性的稳压器

为了提高稳压器的性能,通过对一级分流稳压电路的研究,提出了一种新型的,可以用于超高频射频标签中的两级分流稳压电路.该电路在0.18μm的CMOS工艺下实现,在正常工作电压下功耗低(6.7μW左右),在高输入功率下能有效泄放大电流稳定电压.同时,该电路具有结构简单、占用面积小、稳定性好等优点.

适用于RFID芯片的CMOS振荡器

在分析传统环形振荡器频率稳定性问题的基础上,提出了解决问题的方法,并相应设计了一种适合于RFID芯片的振荡器,大大提高了频率的稳定性.用0.5μm的CMOS模型仿真,验证了该振荡器在低于2MHz的频率下,其频率漂移小于0.5%/V,-40～100℃范围内温度系数为180ppm.

一种低电压全摆幅CMOS运算放大器

提出了一种工作于 3 V电压、输入输出均为全摆幅的两级 CMOS运算放大器。为使放大器有较小的静态功耗 ,运算放大器的输入级被偏置在弱反型区 ;输出级采用甲乙类共源输出级 ,以达到输出电压的全摆幅。模拟结果显示 ,在 1 0 kΩ负载下 ,运算放大器的直流开环增益为 81 d B,共模抑制比 91 d B;在 3 p F电容负载下 ,其单位增益带宽为 1 .8MHz,相位裕度 5

全差分运放中共模反馈电路的一种新接法

提出一种新的连接方法,利用一个简单的差分对,通过与差分信号共用信号通路,实现共模反馈电路,比传统方法节省了晶体管。并给出使用了这个共模反馈电路的一个高速、高增益、二级全差分运算放大器的设计实例。给出了理论分析和HSPICE的模拟结果。其共模回路的开环增益72dB,单位增益带宽34MHz,相位裕度是70°,增益裕度12dB。

一种高性能低功耗直接数字频率合成器的设计

文章基于分段线性近似算法提出分段泰勒二阶近似算法,从频谱纯度分析了该算法的优越性,讨论了系数位数和分段数的选取,最后结合硬件优化的系统结构,设计实现了SFDR达102.3dB的数字频率合成器。综合结果表明,该算法实现的系统面积上要比分段线性近似算法的系统小20%,功耗上也小39.5%。与现有的其他数字频率合成器比较表明,在设计高频谱性能DDFS方面,其在功耗和面积上都具有较大优势。

一种具有延时功能的报警电路

提出了一种具有延时功能的报警电路 ,该电路在达到报警要求 ,并维持规定的延迟时间后 ,才发出警报。电路的延迟时间、报警频率均可调 ,适用性较广。采用 Spectre软件进行了模拟 ,获得了预期的效果。

异步组合电路网表优化的研究

根据异步组合电路的特点,本章在传统的工艺映射算法的分解和覆盖两个步骤之间引进了新的一步—“延时再优化”,采用NAND3-Rotation的方法实现,对分解后网表的平均延时进行优化。在标准测试电路上的测试结果表明引进延时再优化能给异步电路的平均延时带来6～25%的改进。

16×16位高速低功耗并行乘法器的实现

基于0.6μm双阱CMOS工艺模型,实现了一种高速低功耗16×16位并行乘法器。采用传输管逻辑设计电路结构,获得了低功耗的电路性能。采用改进的低功耗、快速Booth编码电路结构和4-2压缩器电路结构,它在2.5V工作电压下,运算时间达到7.18ns,平均功耗(100MHz)为9.45mW。

单级电流模式Σ-Δ调制器的研究

文章对一阶和二阶单级电流模式Σ-Δ调制器作了系统性能及稳定性分析 ,给出了两者的噪声传递函数。针对系统性能与稳定性这两个相对立的指标 ,给出了极点的设计指引。最后介绍了一个一阶调制器的设计实例。

一种热关断电路的设计

利用电路中器件的温度特性，采用可控硅等元件，设计了一种热关断电路，该电路可在温度上升到由用户预先设定的范围时发出逻辑信号 Ｔ Ｓ Ｄ 以实现控制。采用 ｃｄｓ Ｓｐｉｃｅ 软件进行了模拟，获得了预期的效果。

EEPROM中浮栅MOS晶体管阈值电压的研究

重点讨论了在斜波脉冲条件下，EEPROM中fiotox管在浮栅充电放电过程中阈值电压的变化，对原有模型进行了补充，修正，所得结果与实验相符。

浮栅E^2PROM内部工作电压的设计

详细地描述了Ｅ２ＰＲＯＭ电路中内部工作电压的设计原理，介绍了实际的高压泵、斜波电路、电压切换电路。用ＣｄｓＳｐｉｃｅ软件对线路进行了模拟，得到了同预计相吻合的结果。

低功耗MPEG2解码电路的新VLSI结构研究

MPEG2动态图像压缩解码电路中最关键的部分逆离散余弦变换 ( IDCT)模块是该研究领域的热点。文中提出了一种基于 forward- mapping算法的 IDCT VLSI结构 ,针对实际运用中 IDCT变换对象 DCT系数的值为零的比例较高的情况 ,采用以累加器为主的运算阵列 ,利用简单的控制电路解决了多余计算能耗的问题 ,适合低功耗要求的 MPEG2解码器件 。