利用少数相关位的SoC测试数据压缩方法

随着系统芯片集成度的提高，芯片所需要的测试数据也越来越庞大，为解决由此带来的自动测试设备（ATE）存储容量和带宽之间的矛盾，提出了一种基于数据块之间极少数相同位或极少数不同位的测试数据压缩及解压算法。根据数据块之间这些极少数相同位或极少数不同位，低频次数据块与参与Huffman编码的高频次数据块取得相关性联系，并通过一定的方式共享其较短的哈夫曼码字，从而精简Huffman编码状态表，达到测试数据压缩的目的。与同类经典方案相比，实验表明该方案的平均压缩率提高了6．11％-22．89％，且算法简单。

基于双端口RNI的容错NoC架构

为解决片上网络中故障路由器与IP核的通信问题,设计一种低硬件开销的双端口资源网络接口,在传统2D-mesh结构基础上,通过添加部分链路,将每个IP核连接到2个路由器上,并针对该架构设计相应的容错路由算法。实验结果表明,该方案硬件开销较小、容错能力较强。

一种基于2D-mesh的低延迟NoC路由算法设计

在分析拐弯模型(Turn Model)的基础上,提出了一种确定性的最短路径无死锁路由算法,该算法针对2D-mesh结构中的奇偶列分别采取不同的路由算法,减少了单个通道的拥塞度,从而减少了延迟。仿真结果表明,该方法能够有效地减少数据传输延迟,从而提高了片上网络(network onchip,NoC)的通信效率。