CMOS宽带互导器及高Q值VHF选频电路

本文详细论述了一种可以有多输入的CMOS宽带互导（WBTC）电路，该电路具有线性，频率响应好的特点。利用该电路可以构成高Q值的VHF可调谐选频电路，文章中给出并详细分析了具体电路，最后是计算机仿真的结果。

FPGA芯片中边界扫描电路的设计实现

应用在FPGA芯片中的边界扫描电路侧重于电路板级测试,兼顾芯片功能测试,同时提供JTAG下载方式。FPGA芯片的规模越来越大,引脚数目越来越多,边界扫描单元也随之相应增加。在此情况下,边界扫描电路设计时为了避免移入错误数据,对时钟偏差提出了很高的要求。同时,由于扫描链包含大量的边界扫描单元,在板级测试时,大大降低了有效测试速率。针对这两个问题,提出了对边界扫描单元的改进方式,改进后的边界扫描电路不仅可实现测试、编程功能,而且大大提高了电路抗竞争能力,保证电路正常工作。改进后的电路使边界扫描寄存器链的长度可以改变,使有效测试速率提高了20倍左右。

利用近似解加速求解SAT问题的启发式完全算法

结合DPLL完全算法能够证明可满足性(SAT)问题的不可满足性和局部搜索算法快速的优点,提出利用近似解加速求解SAT问题的启发式完全算法.首先利用局部搜索算法快速地得到一个近似解,并将该近似解作为完全算法的初始输入,用于其中分支变量的相位决策.该算法引导完全算法优先搜索近似解所在的子空间,加速解决器找到可满足解的过程,为SAT问题的求解提供了一种新的有效途径.实验结果表明,该算法有效地提高了决策的精度和SAT解决器的效率,对很多实例非常有效.

1.9GHz高线性度上混频器设计

介绍了采用0．35μmCMOS工艺实现的单边带上变频混频电路。该混频电路可用于低中频直接混频的PCS1900（1850～1910MHz）发射器系统中。电路采用了multi—tanh线性化技术．可以得到较高的线性度。在单电源＋3．3V下，上混频器电流约为6mA。从上混频电路输出级测得ⅡP3约8dBm，IP1dB压缩点约为0dBm。

JPEG2000算术解码器的VLSI实现

介绍了JPEG2000编解码流程以及JPEG2000算术编码的原理。针对传统算术解码器过慢的情况,提出了一种动态的流水线算术解码器结构,给出了相应的硬件实现的框图,该结构通过FPGA验证。采用了TSMC0.25μm工艺,进行了ASIC的实现。

基于前导码的WLAN 802.11b频偏估计算法

本文针对频偏估计算法估值范围与估值精度难以两全的矛盾提出分两步进行的纯数字频偏估计算法。第一步是不需要辅助数据的粗频偏估计,第二步则是基于辅助数据的细频偏估计。理论与仿真结果表明该算法具有估值范围大﹑精度准的优点,并且计算量小,非常适用于高速突发的现代数字通信系统。

一种新的适用于数字电视地面传输国家标准的消除相位噪声的方法

正交频分复用(OFDM)易受相位噪声的干扰.本文介绍一种新的基于5点消除数字电视地面传输国家标准系统中相位噪声的方法,在相位噪声的频带比较窄的假设下,分析了它的简便性和实用性.仿真结果表明,基于TPS的五点消除相位噪声的方法在高斯白噪的信道下能提高1-3dB的信噪比,在有多径的情况下信噪比能提高1-4dB.本文还给出了该算法的具体实现方法.

蝶形运动估计算法

提出一种运动估计算法,该算法充分利用视频序列的统计特性以节省计算量,提高速度。并采用简单有效的搜索模板-蝶形模板,快速截止技术通过提前判断DCT变换系数全零来停止搜索。采用中值运动向量预测技术以确定初始搜索点。仿真表明,该算法与钻石搜索算法相比,搜索速度提高43.26%～80%,图像质量更好。

基于DC-OFDM的C-WPAN UWB物理层硬件实现

文章实现了一种基于双载波正交频分复用的超宽带物理层(射频前端以及基带处理器),适用于C-WPANUWB标准。所实现的UWB物理层支持从53.2-480Mbit/s的数据率,并且在CM1、CM2和CM4的多径衰落信道、加性高斯白噪声、载波频率偏差和采样频率偏差高达50ppm的条件下达到8%的误包率。整个物理层包括一个工作在频带组2的射频收发机、一个6bit折叠内插结构的模数转换器、一个8bit电流舵的数模转换器以及一个数字基带处理器。前端电路的制造采用0.13μmCMOS工艺,数字基带处理器在Xilinx Vertex-5FPGA平台上实现。

用于射频SOC芯片的低噪声高电源抑制比LDO

设计了一种能够为射频芯片提供低噪声、高PSRR、全集成LDO。采用SMIC 0.18μm RF工艺实现,芯片有效面积0.11 mm^2。测试结果表明:当输出电流从0跳变为20 mA时,最大Ripple为100 mV,稳定时间2μs;当输出电流为20mA,频率到1 MHz的情况下,PSRR<-30 dB;从1～100 kHz的频率范围内输出电压积分噪声为21.4μVrms;在整个工作电压范围内(2.1～3.3 V)输入电压调整率<0.1%;在整个输出电流的范围内(0～20 mA),负载调整率<0.44%;LDO消耗了380μA的电流(其中Bandgap消耗了260μA的电流)。

高精度混合型DPWM设计和实现

介绍了一种应用于DC-DC数字控制芯片的混合型数字脉宽调制器(DPWM)设计,该DPWM结合了振荡环和计数器的设计,在Chartered0.35μm2P4M CMOS工艺下经过流片验证.测试结果表明,该芯片实现了950kHz的4相PWM输出,可以实现11bit(即1/2048)的精度,每相之间的相差为90°.该设计能实际应用于DC-DC数字控制芯片.

基于局部重配置的FPGA互连测试诊断

针对FPGA互连开关的常开、常闭、线段的开路、常0、常1故障,以及连接于同一开关矩阵的互连线段桥接故障的测试诊断问题,提出一种自动生成与应用无关的测试配置进行故障诊断的方法。通过对布线资源图中节点分方向遍历、生成全局和局部测试配置,用JTAG施加测试激励和回读结果。实验结果证明只需要较少配置时间就能够使互连故障覆盖率达到100%。

基于R-CNN算法的分割检测算法

目前先进的目标检测算法大多基于R-CNN算法,如Fast R-CNN,Faster R-CNN,YOLO,SSD以及FPN+R-CNN.R-CNN算法利用了传统的Selective Search算法寻找可能包含物体的方框,将其送入CNN网络进行特征提取,以对方框内物体进行辨别.随着图片复杂度的升高和背景的多样化,Selective Search算法已无法满足精确性和实时性的要求.本文基于R-CNN算法,提出了一种优化分割检测算法.该算法将R-CNN与具有分割功能的FCN算法相结合,为目标检测算法提供了一种新的思路.测试结果与R-CNN算法相比,该算法在目标识别效果和耗时方面均有明显的提升.

模拟/数字转换器的动态性能参数处理

文章介绍了一种针对模拟/数字转换器(ADC)的动态性能参数设计的灵活易用的分析程序。该程序基于使用FFT算法的谱分析测试方法,并通过设计一个交互性能良好、功能丰富的用户图形界面(GUI),使用户可以方便地分析4～20位分辨率的ADC的量化结果,并给出多种动态性能参数的分析值,便于设计者和使用者评估ADC的性能。

基于层次化重复单元的FPGA结构描述方法

针对具有多种逻辑块和互连线结构的现代主流现场可编程门阵列(FPGA),给出一种通用的FPGA结构描述方法。根据FPGA硬件版图由几类重复单元在水平和垂直方向复制拼接而成的特点,提出基于层次化重复单元的FPGA结构模型,在该模型的基础上,通过定义一套完整的语法来描述FPGA。实验结果表明,该方法能正确描述FPGA硬件信息,并配合FPGA软件系统正常工作,具有结构通用和描述文件小的优点。

一种FPGA配置文件压缩算法

基于现场可编程门阵列(FPGA)的可重构系统具有高性能和高灵活性,但随着FPGA规模的不断扩大,配置文件规模相应增加,导致可重构计算时间过长。该文提出一种FPGA配置文件压缩算法VLZW,降低了对片外存储器的容量要求,通过减少每次重构传送的配置数据缩短了系统重构时间。

基于布线资源图的FPGA互连测试算法

分析基于静态随机访问内存的FPGA开关盒互连资源,提出一种自动生成且与应用无关的测试配置集算法,通过建立布线资源图,根据线网的走向动态设定各边的权重,利用改进的Kruskal算法,自动产生测试配置集。对于FPGA不同的互连结构,该算法对互连资源中的开路和短路故障的覆盖率能够达到100%,且具有测试配置个数少、运行速度快以及与具体硬件结构无关等优点。

正交频分复用系统中载波频偏的估计

针对正交频分复用系统中非理想前端因素同时存在的情况,提出一种在I/Q失配存在的条件下载波频偏的估计算法。该算法利用三个连续的前导符在频域推导出两种不同估计算法,根据噪声及I/Q失配程度将载波频偏划分为两区间分别选用不同算法进行估计。仿真结果表明,该算法在频率相关和频率无关I/Q失配条件下均能有效地准确估计载波频偏。

应用于软件无线电接收机中的无源下变频混频器

设计了一个应用于软件无线电接收机中的宽带无源下变频混频器,采用SMIC 0.13μm RF工艺实现,芯片面积0.42 mm2。测试结果表明:在1.2 V电源电压下消耗了9 mA电流,工作频段0.9～2.2 GHz,电压转换增益17 dB,IIP3 6～7 dBm,IIP2 40～42 dBm,DSB NF 17.5～18.1 dB,1/f噪声转角频率36～58 kHz。

N2和NH3退火对铪铝氧栅介质C-V特性的影响

采用原子层淀积(ALD)的方法在Si(100)衬底上制备了铪铝氧(HfAlO)高介电常数介质,并研究了N2和NH3退火对于介质薄膜的影响。改变原子层淀积的工艺,制备了三组含有不同Al∶Hf原子比的铪铝氧(HfAlO)高介电常数介质。电容电压特性(C-V)测试表明,薄膜的积累电容密度随着薄膜中Al∶Hf原子比的减少而增加。实验表明,用N2和NH3对样品进行淀积后退火,可以减小等效电容厚度(CET)、降低固定正电荷密度以及减小滞回电压,从而有效地提高了介质薄膜的电学特性。