基于对可编程逻辑块建模的FPGA通用装箱算法

装箱是FPGA工艺映射中的最后一步流程。该文提出了一种全新的对FPGA可编程逻辑块进行功能级建模的方法,并给出了基于此建模的通用性装箱算法FDUPack。实验中应用该建模方法对几种不同类型的FPGA的逻辑块进行建模,并使用装箱算法将大量的测试电路装箱到这些不同的逻辑块中,经过与已有的针对某一特定结构的装箱算法比较,该算法体现了很好的通用性。

用于802.11b发射通道的重构滤波器

提出了一种满足IEEE802.11b标准发射机的低功耗高线性度ChebyshevI型低通滤波器的设计并已实现。该滤波器建立在高增益带宽积运放的基础上,采用Leapfrog结构,最大程度地减小元件值、温漂和工艺容差对滤波器性能的影响,同时采用Opamp-RC技术提高了电路的动态范围和线性度。该滤波器用0.18μmCMOS实现,所占芯片面积为0.58mm×0.5mm,通过测试基本上达到系统提出的指标。该电路在1.8V的工作电压下,共消耗4.4mA电流。