非易失存储器数据安全性研究

在应用非易失存储器AT24C64过程中,发现丢失数据的原因是由于CPU在上电与断电过程中,欠电压导致CPU失控,输出端口产生无数个干扰脉冲,干扰脉冲的组合生成了AT24C64的有效写命令,于是破坏了AT24C64的数据.该研究从两方面采取措施:(1)使用CD4051,CD4024的组合条件来控制AT24C64的写允许门WP,如同给写允许门WP加锁;(2)采用上电与断电时电压监测电路,一旦电源电压低于4.7 V时,使CPU复位,消除CPU失控状态,以保证AT24C64的3根信号线稳定,进而保证了内部数据的安全性.