FC-AE-ASM协议IP核验证方法和技术研究

FC-AE-ASM协议被广泛应用于航空电子系统中数据传输和存储,由于协议的复杂性且涉及数模混合电路的设计,FC-AE-ASM协议IP核的协议兼容性是验证重点和难点。提出了使用VIP(verificationIP)仿真验证和基于FC测试仪的FPGA原型验证2种方法相结合的验证方法,分别搭建了可靠的验证平台,并针对控制器中的关键功能展开了验证技术的研究,使控制器的功能和代码覆盖率达到快速收敛目的。

可见光通信技术在智慧家庭网络中的应用研究

现在基于多种通信技术的智慧家庭网络方案日渐增多,可见光通信技术由于其无辐射、低成本、高保密性、绿色环保的特点,在智慧家庭网络建设中有很大的应用空间。可见光通信可以采用LED这类廉价器件作为收发器件,利用塑料光纤作为传输介质,非常契合智慧家庭网络中大量传感器的布设需求。文章重点探讨了如何利用可见光通信技术组建一种的高安全、高可靠、低时延、快速实现的互联互通的网络,并提出一种在智慧家庭网络中的应用方案,以供参考。

面向软件定义互连系统的多协议交换电路

为满足软件定义互连系统中异构协议融合互连的需求,提出一种两级多协议交换电路,该电路通过融合共享缓存与Crossbar这2种交换架构,实现对多种异构协议的报文转发需求的兼顾。同时,提出一种基于时隙的多级仲裁调度方法,实现调度过程中时间与空间的解耦。仿真结果表明,所设计的交换电路能够弹性适应绑定模式变化引起的交换规模及端口缓存、端口带宽需求变化,缓存资源利用率相较传统组合输入输出排队(CIOQ)架构最高提高87.5%,转发时延低至数十纳秒,不仅适用于RapidIO、光纤通道(FC)、Ethernet、外设部件互连快速总线(PCIe)单一协议交换,而且适用于多种协议组合的混合协议交换。

分布式机会阵雷达拟态信号处理方法

针对分布式机会阵雷达多功能一体化条件下信号处理高性能、高效能与高灵活兼顾的需求,基于拟态计算技术,提出了拟态信号处理方法,对算粒抽象、构件实现、互连结构、存储结构以及处理流程等进行了设计,并在由现场可编程门阵列、数字信号处理以及PowerPC等组成的异构计算平台上构建了拟态信号处理验证系统,最后针对空时自适应处理、脉冲多普勒以及大斜视合成孔径雷达成像等典型分布式机会阵雷达工作模式对拟态信号处理方法的性能、灵活性、计算正确性以及重构效率等进行了全面验证。验证结果表明:拟态信号处理方法在有效提升信号处理性能的同时,能够获得分布式机会阵雷达多种工作模式下信号处理的高灵活性。

信号处理与深度学习硬件加速的一致性计算结构

在计算需求层面对多种典型信号处理算法与深度学习算法进行了分析与模块化分解,提取了两类应用共有的且适合并行硬件加速的计算模块,提出了信号处理与深度学习的一致性计算模型,并基于一致性计算模型设计了控制与计算分离的层次化处理单元与阵列化计算结构。通过对不同应用计算过程的软件定义能够实现信号处理与深度学习的一致性硬件加速计算,基于Zynq计算平台从重构效率与计算性能两个方面对一致性计算模型与计算结构进行了验证,结果表明:基于一致性计算模型的软件定义可重构计算结构,具有较高的计算性能与重构效率。

基于FPGA的CAN总线通信系统

CAN总线是目前应用最广泛的现场总线之一,其性能和安全性已经得到了越来越多应用的证实。为了实现这种具有较高可靠性的通信,在Xilinx公司提供的VC709上通过AXI4总线实现了与CAN模块的通信,成功完成上位机与FPGA之间的CAN通信并运用到拟态安全系统中。结果表明,CAN总线和通信系统能够实现数据安全高速的收发,在拟态安全控制领域有着很好的应用。

一种软硬件协同的拟态调度裁决器设计方法

面向网络空间拟态防御的动态异构冗余架构实现需求,提出了一种软硬件协同的拟态调度裁决器设计方法。介绍了该设计方法的理论来源、设计思想及框架结构;分析了该框架结构对拟态调度裁决的安全、高效、灵活的应用需求实现方式;设计实现了拟态调度裁决器的硬件电路,并基于拟态交换机应用场景进行了测试。测试结果表明,所提的软硬件协同的拟态调度器设计方法,在满足动态异构冗余架构构建需求的同时,也满足了系统服务品质的无损和应用服务的灵活。

面向拟态判决的可编程语义解析方法

针对拟态判决领域的应用,提出了一种面向拟态判决的可编程语义解析方法。该方法基于匹配查表思想,通过域指针配置方式进行定制协议解析,解决了针对不同协议的可编程解析问题;采用流水控制的方式保证了协议解析过程无拥塞,提高了协议解析的性能;通过引入哈希运算,降低了子分组基于语义的重排序设计复杂度。性能分析结果表明,所提方法在协议解析方面具有高灵活性、高处理能力及低资源利用率等特点。

面向拟态防御系统的高阶异构度大数判决算法

异构系统之间的相似性会影响拟态防御系统异构执行体的选择和调度。目前多数针对执行体的异构性分析仍停留在二阶层面,但二阶异构度不适用于执行体数目较多的情况,难以准确评估拟态系统的防御能力。针对该问题,提出高阶异构度的概念,分析高阶异构的性质,解释高阶异构性在执行体调度及判决中所起的重要作用,并将其用于拟态防御系统安全性的量化分析。在此基础上,设计基于高阶异构度的大数判决算法,同时依据容斥原理计算系统失效率。实验结果表明,该算法可有效分析拟态系统的防御能力,并且随着执行体相似度增大以及执行体数目增多,准确性能够进一步提高。

基于FPGA的低延迟TCP协议栈实现

TCP/IP协议作为互联网最常用的通信协议,提供了可靠的数据传输、有序的报文交付和流量控制。然而,这些通信特性也随之带来了复杂性和高延迟的代价。虽然对于一些互联网应用程序来说,延迟并不是关键问题,但对于数据中心等对延迟敏感的用户来说,低延迟通信是最为关键的需求。设计了一种基于FPGA的TCP协议栈,通过改进TCP握手机制,减少了握手过程中的往返时间。对传统TCP协议栈的改动很小且保证了TCP协议的完备和可靠。实验表明与同样基于FPGA的TCP硬件协议栈相比,通信延迟上的性能最大提升可达44.7%。与基于高性能网络测试仪平台的软件协议栈相比,平均提升可达81.7%。

基于软件定义的多协议控制器架构设计

为了满足高性能计算平台对软件定义互联的通信需求,设计了一种支持多种通信协议规范,且支持异构协议互联的软件定义多协议控制器架构。通过嵌入可编程硬件电路实现Fiber Channel、Ethernet以及SRIO这3种协议控制器电路公共算粒和私有算粒的互联。多协议控制器可以通过软件定义切换为不同协议,从而满足系统应用中的异构需求。所设计的软件定义多协议控制器基于40 nm工艺实现测试样片流片,经测试,满足3种协议的性能与功能指标要求。

服务于异构系统的TCP下行高速切片设计与实现

近年来,工控领域面临着愈发严峻的安全形势。为了提高系统安全性,工控处理器引入拟态安全TOE。拟态安全TOE需要对3路异构处理器的TCP下行数据等长切片,而TOE接收的3路异构处理器下行数据存在时间和帧长差异问题,这极大影响了切片模块的性能。提出了事件驱动的高速切片机制,减少切片模块对系统通信的延迟;通过基于指针的环形链表缓存等长切片值,可以匹配处理器间898μs左右的时延差异。实验表明TCP下行的切片速率832.148Mbps,满足异构系统需求。

ASIC中时钟MUX电路结构时序约束的方法分析

时钟切换在数字集成电路设计中十分常见,对时钟MUX电路结构的正确时序约束显得非常重要。介绍几种常见的时钟MUX电路结构,使用业界标准Synopsys设计约束(SDC)对不同MUX电路结构分别给出几种时序约束方法。详细分析了各MUX结构约束的原理。给出约束方法在40 nm、16 nm、7 nm等工艺下均成功流片。

基于拟态防御的以太网交换机内生安全体系结构

针对以太网交换机面临的未知漏洞和未知后门安全威胁,提出了一种基于拟态防御理论的交换机内生安全体系结构。介绍了所提体系结构的理论基础、构建方式、安全机理;提出并分析了TAMA的算法策略及安全提升效果;设计实现了拟态交换机原型样机并进行了白盒插桩及攻击链安全性测试。理论分析及测试结果表明,在各种攻击场景下,所提体系结构具有良好的未知漏洞和未知后门防御能力。

RapidIO交换芯片的事件监听系统

针对RapidIO交换芯片发生的异常,设计了RapidIO交换芯片事件监听系统,以确保主控芯片及时准确检测到问题。该系统结合signal通信机制和中断机制,对交换芯片发往主控设备的port-write类型的异常事件报文进行监听和处理。试验证明,短时间内发生大量事件上报的情况下系统能监测到所有事件,并自动解析、存储、显示事件,提高了RapidIO事件监听系统的实时性和自动化程度。

一种应用于软件定义互连系统的多协议SerDes电路

为满足片上系统的柔性互连,提出一种应用于软件定义互连系统的1.0625~10.3125Gbps多协议SerDes电路结构.该电路采用统一架构实现不同协议的规范需求,通过一种1×QPLL+4×Lane PLL的时钟结构实现宽频点和低抖动的时钟输出,通过可编程的发送端前向反馈均衡器和接收端线性均衡器和判决反馈均衡器电路,实现最大32dB的插损补偿.测试结果表明,所设计的SerDes电路在10.3125Gbps速率下发送总抖动为21.2ps,随机抖动均方根值为633.7fs,最大功耗29.33mW/Gbps,发送端眼图和接收端抖动容限及误码率均能够满足FC-PI-4,RapidIO 3.0,10GBase-KR,1000Base-X的协议规范要求.

拟态多执行体架构下的超时阈值计算方法

针对当前超时策略算法难以应对任务量起伏剧烈情况的问题,提出了一种应用于拟态防御架构系统的基于等效比例执行时间的超时阈值预测算法,利用拟态防御架构中多个功能等价执行体任务执行时间正相关的原理,预测任务执行时间并设置合理的超时阈值。仿真结果表明,所提算法能够针对不同任务情况动态地预测并设定超时阈值,有效地提高了超时判决效率,尤其适用于任务量变化剧烈的场景。

基于异常值的拟态裁决优化方法

针对拟态裁决器多数一致性表决算法的优化方法,提出用异常检测的方法直接量化数据可靠性来提升表决正确率。基于异常值的表决算法,通过构建拟态系统异构执行体输出数据集和训练深度学习异常检测模型量化了执行体输出数据异常值;使用权值优化算法优化加权分配,在表决时选择最优加权结果作为表决输出结果。实验结果表明,该方法能够提升拟态裁决器的表决输出正确率,具有一定共模逃逸检测能力,提升了系统的安全性和可靠性。

基于评分统计预测的协同过滤算法

针对没有考虑用户和项目的相似性,推荐精度较低的问题,提出评分统计预测模型,定义用户和项目统计信息分别表示用户个人喜好和项目品质;根据统计信息,产生符合正态分布随机数来表示项目品质评分和个人喜好的评分;最后结合两个评分建立线性回归预测模型进行评分预测,并据此设计了相关算法。实验结果表明,文章提出的算法推荐精度高于传统协同过滤算法。

基于软件定义的可重构卷积神经网络架构设计

为满足卷积神经网络业务处理的灵活性和高性能需求,提出一种基于软件定义的可重构卷积神经网络架构。该架构采用归一化处理流程实现卷积层网络的动态重构与运算模式的加速。采用AHB和AXI的双总线架构,实现卷积神经网络的流水计算。通过软件定义在FPGA上实现了不同网络结构下的数据集实时处理。实验结果表明,所设计的FPGA电路能够实现两种网络模型的软件定义,网络模型与输入数据集相同的条件下,该架构的运算处理能力为CPU的10倍,运算能耗比为GPU的2倍。