有限域求逆器的设计与VLSI实现

基于费马定理,提出了设计有限域GF(2m)上求逆器的改进方法,该方法不采用正规基来实现平方运算,也不仅仅采用一般的平方器和乘法器实现求逆运算,而是直接设计了求元素幂次的电路,达到了较低的延迟。同时结合例子给出了具体的设计方法,设计的求逆器已经在RS解码器中得到了应用。

一种通用的有限域乘法器的设计与实现

本文介绍了一种基于多项式基的有限域乘法的算法原理,此算法适用于任何本原多项式,因此是通用的。并在此基础上提出了一种新的有限域乘法器电路架构,其结构规正,易于扩展,适合工程实现,尤其适用于差错控制码领域的应用。设计结果表明,本实现方法在速度和面积上都优于传统的基于多项式基的LSB递归算法。

大约束度Viterbi译码器在FPGA中的实现

本文介绍了针对约束长度为9,码率为1/2卷积码的Viterbi译码器在FPGA中的一种实现方案,其中采用了串并结合的方法兼顾面积和速度,并用流水线结构来提高译码速度。测试结果表明,本设计消耗硬件资源极少,译码速度满足IS-95CDMA、3GPP等无线通信的要求。